RISC-V汇编语言
计算机表征架构/architecture of representation in cs
让我们由表及里、从顶层到底层、从熟悉到陌生地俯瞰整个计算机表征结构:
概念形式:高级语言—汇编语言—机器语言—硬件架构描述—逻辑电路
对应例子:C—RISC-V—0/1—硬件架构图—加法器
计算机架构的构成(以RISC-V为例)
指令集/instruction set
指令集:一些基本的操作指令构成的集合。这些基本的指令是由汇编语言构成的。
不同的架构对应不同的指令集。指令集的句法不同,但都是由汇编语言编写的。
寄存器/register
寄存器是于汇编语言中的变量。正如int、float是C中的变量。
我喜欢把寄存器理解成一个个小盒子,每个盒子里可以存放一定量的数据,对于一个抽屉(架构),盒子的数量是有限的。
以下是寄存器的一些重要的性质:
-
非常快!快到0.25ns为一个时钟周期,可以完成一次操作。比0.3ns的光速还要快!
-
在硬件中的特定位置。解释了第一个性质(越靠近硬件操作越快),同时寄存器的数量有限,因为物理空间的有限性。
-
寄存器是处理器/processor的一个构成。
该图说明了寄存器-算术逻辑单元-处理器-内存-io设备之间的关系。
寄存器/register、控制器/controller和算术逻辑单元/ALU/Arithmetic-Logic Unit共同构成了处理器/processor。
控制器控制处理器读取内存的模式:只读read/读写write
算术逻辑单元ALU对寄存器中的数据进行运算,通过内存中地址访问内存并修改数据。
io设备只与内存有交互,而处理器只与内存交互,不和io设备交互。
RISC-V下的寄存器
核心观点: 2个32!分别对应数量和大小。
使用前文的抽屉-盒子理论,标签上写着RISC-V的抽屉里面装了32个大小为32个bit的盒子。
在RISC-V架构下,有32个寄存器/register。每个register的大小都是32bits。大家可以把单精度浮点数的大小和RISC-V寄存器的大小一起记忆。
核心思想:“smaller is faster, but too small is bad.” 设计师在设计register的大小时考虑到了访问速度和数据量两者的均衡,所以有了大小为32bits的寄存器。
小细节:
- 32个register的编号依次从 X0~X31
- X0寄存器专门储存数字0。
因为在运算中常用0,所以专门为尊贵的0设置了一个寄存器储存。
RISC-V指令集
RISC-V架构和其他架构不同点除了寄存器之外还体现在指令集上。而指令集的不同本质上是指令的句法不同。
核心思想:在汇编语言中,一行代码只对应一个操作符。
所以c/python等高级语言等的一行代码转换成汇编语言可能需要好几行。
句法/syntax
个人认为是最简单的句法:没有之一。
句法: one two , three , four
核心思想:1个操作符/operator,3个操作数/operand
- one 是操作符
- two是操作数(语法),是destination(语义)
- three是操作数(语法),是source1(语义)
- four是操作数(语法),是source2(语义)
那么举个例子:
add X1 ,X10,X6
在c语言中,相当a=b+c,X1对应a,X10对应b,X6对应c。
加法&减法/addition & subtraction
加法的操作符是add
减法的操作符是sub
常数/immediate
在RISC-V中,运算中也会出现常数,我们把常数叫做immediate。
如果包含了immediate的操作,相应的操作符会加一个i。
举个例子:(immediate在后件)
addi X2,X3,10
c语言中:a=b+10