从零认识cpu之RISC-V架构（一）RISC-V的汇编语言

最新推荐文章于 2025-12-08 21:51:33 发布
原创 最新推荐文章于 2025-12-08 21:51:33 发布 · 2.2k 阅读 · 53 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#risc-v #架构

文章目录


本文章参考书籍：Digital Design and Computer Architecture RISC-V Edition
本文章仅介绍了几种简单指令，详细信息可以参考书籍或者RISC-V官方网站。

1. 指令

  一个最常用的计算机操作是加法，下图给出了高级语言和RISC-V汇编语言（以下都简称为汇编语言）描述加法的对比：
在这里插入图片描述
汇编语言中的add是助记符，便于我们明白是何操作。操作在b和c上执行，b，c被成为源操作数（sourse operands）。结果被写入a中，a被称为目标操作数（destination operands）。减法也和加法类似：
在这里插入图片描述
  这两种操作都是两个源操作数和一个目标操作数。而对于一个更复杂的例子是（即包括加法又包括减法）：
在这里插入图片描述
  高级语言可以一行写完，但是对于汇编语言来说，只能分步进行。先进行加法操作，并且用中间变量暂存结果，再进行减法，得到最后的结果。

2.操作数

  前面我们提到了操作数的概念，并根据指令将其分成了源操作数和目标操作数。但是对操作数而言，其存储位置更为重要，决定了我们到什么位置取值。根据存储位置我们可以将操作数分为：寄存器操作数、常数和存储器操作数。

2.1寄存器操作数

  指令想要执行得快就要快速取到操作数的值，而取寄

最低0.47元/天 解锁文章
handsomeo7y
关注
从零认识cpu之RISC-V架构（三）构建一个单周期CPU详细教程
weixin_47138614的博客
06-16 3890
构建一个简单的单周期risc-v处理器
从零认识cpu之RISC-V架构（二）RISC-V汇编语言编程（1）
weixin_47138614的博客
06-11 1406
RISC-V汇编语言介绍
解剖RISC-V架构（一）
铁头小哥的博客
12-29 1万+
解剖RISC-V架构（一） CPU基本知识介绍： 请注意区分“处理器”和“处理器核”，以及“CPU”和“Core”的概念。 “处理器核”和“Core”是指处理器内部最核心的部分，是真正的处理器内核。 “处理器”和“CPU”往往是一个完整的 SoC，包含了处理器内核和其他的设备或者存储器。 在现实中大多数文章往往不会严格地遵循两者的差别，时常混用。 CPU 的灵魂 — 指令集架构（Instruction Set Architecture，ISA）。指令集，顾名思义是一组指令的集合，而指令是指处理器进行操作
手把手教你设计CPU-1
nerohero的博客
08-11 2371
ISA众生相 1、x86架构 2、SPARC架构 3、MIPS 4、Power 5、Alpha 6、ARM 7、ARC 8、Andes 9、C-Sky 出了x86都是RISC RISC-V有2条无条件跳转指令 跳转链接 （Jump and Link）指令一一jal 指令可用于进行子程序调用，同时将子程序返回地址 存在链接寄存器（ Link Register，由某一个通用整数寄存器担任〉中 。 跳转链接寄存器 （Jump and Link-Register ） 指令一jalr 指令能够用于子程序返回指令，通过
riscv-asm:risc-v汇编语言
03-19
Tcl中的risc-v汇编程序 这个简单的risc-v汇编程序支持带有几个标准扩展的rv32和rv64。它的输出是一个原始列表，列出了源代码行，地址和字节（以十六进制表示）。当前不支持编写ELF。 指令集和扩展名： rv32G（IMAFD_Zicsr_Zifencei） rv64G（IMAFD_Zicsr_Zifencei） C-压缩指令 E-16寄存器 Q-四重浮子 Zfinx-X寄存器中的浮点数 其中包含一个非常简单的example.rva。尝试make example $ make example ./rva.tcl -march rv32gc example.rva 00005 0100 00C58533 add a0 a1 a2 00006 0104 FFFFC297 auipc t0 top 00006 0108 12E1 addi t0 t0
RISC-V架构简介
weixin_34149796的博客
07-13 2190
大道至简——RISC-V架构之魂（上）https://blog.csdn.net/zoomdy/article/details/79580529 大道至简——RISC-V架构之魂（中）https://blog.csdn.net/zoomdy/article/details/79580772 大道至简——RISC-V架构之魂（下）https://blog.csdn.net/zoomdy/articl...
终于有人把RISC-V讲明白了
热门推荐
Vincent的博客
07-27 13万+
0 RISC-V和其他开放架构有何不同 如果仅从“免费”或“开放”这两点来评判，RISC-V架构并不是第一个做到免费或开放的处理器架构。 在开始之前，我们先通过论述几个具有代表性的开放架构，来分析RISC-V架构的不同之处以及为什么其他开放架构没能取得足够的成功。 0.1 平民英雄——OpenRISC OpenRISC是OpenCores组织提供的基于GPL协议的开放源代码RISC处理器。...
RISC-V架构总结1
无问西东的博客
03-09 2万+
国产芯片能够自主一直是大家共同的期待！但无奈起步较晚，目前的通用计算平台已经是外国企业的天下。国产自主的芯片不仅仅是在工艺上还达不到目前商用芯片的水平，最底层的CPU指令集架构上也是处处受制于ARM，Intel这样的外国企业。如果国家自己定义一套指令集架构没有太大意义，因为处理器架构必须是全球范围的一个通用架构，必须获得生态支持。国产芯片自主之路还有很长，但并不是毫无机会。RISC-V指令集架构...
RISC-V汇编语言（5）
BLBQ962464的博客
03-25 3947
汇编语言RISC-V 汇编语言入门汇编语言概念简介汇编语言语法介绍RISC-V 汇编指令总览RISC-V 汇编指令操作对象RISC-V 汇编指令编码格式指令格式（format）主机字节序 (HBO - Host Byte Order)RISC-V 汇编指令分类RISC-V 汇编伪指令一览RISC-V 汇编指令进阶算术运算指令逻辑运算指令移位运算指令内存读写指令条件分支指令无条件跳转指令RISC-V 指令寻址模式总结RISC-V 汇编函数调用约定函数调用过程概述汇编编程时为何需要制定函数调用约定有关寄存器的编
从零认识cpu之RISC-V架构（四）构建一个多周期CPU详细教程（1）
weixin_47138614的博客
06-19 1764
本文章参考书籍：Digital Design and Computer Architecture RISC-V Edition32位RISC-V指令集：因为本文章构建的cpu仅用来学习和理解risc-v架构，因此并没有包括所有指令，仅基于部分指令集。关于指令的含义，可以参照上图。和构建单周期cpu的思路一样，我们将cpu分为数据路径模块和控制单元模块。
RISC-V中文架构手册
04-11
RISC-V中文架构手册 RISC-V-Reader-Chinese-v2p1 RISC-V中文架构手册
一个从零开始写的极简、非常易懂的RISC-V处理器核
10-24
tinyriscv的特点之一是支持RV32IM指令集，这一指令集是RISC-V架构的一部分，其中RV32I代表基础整数指令集，而M扩展则包含了对整数乘除法的支持。这样的指令集支持使得tinyriscv能够处理更加复杂的任务，并能够通过...
cs61c笔记-Lecture7 RISC-V汇编语言
qq_51735453的博客
01-28 1225
RISC-V汇编语言计算机架构/寄存器概念/RISC-V下的寄存器/RISC-V指令集语法
risc-v架构
不才的专栏
03-12 1458
RISC-V不仅是技术架构的革新，更是一场。
RISC-V架构
hxxjxw的博客
04-28 2455
RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。
RISC-V体系架构
qq_36115224的博客
09-09 1542
RISC-V体系架构摘要 RISC-V是一种开源的指令集架构，具有模块化设计、简洁高效的特点。其核心包括： 指令集特点：开源免费、模块化设计、支持32/64/128位宽度，基础RV32I仅40条指令 扩展指令集：包含整型乘除(M)、浮点(F/D)、压缩(C)、原子操作(A)等20多种扩展 特权模式：三级模式(M/S/U)和虚拟化扩展(HS/VS/VU)，支持1-3级特权配置 关键组件： SBI接口提供硬件抽象层 32个通用寄存器(x0-x31)和32个浮点寄存器 丰富的系统控制寄存器(CSRs) 设计优势：
RISC-V （二）汇编语言编程
weixin_44194690的博客
07-28 2215
汇编语言是一种“低级”语言。汇编语言的缺点：-难度-难写-难移植汇编语言的优点：-灵活-强大汇编语言的应用场景-需要直接访问底层硬件的地方-需要对性能执行极致优化的地方汇编文件一般后缀为.S或.s，.S包含了预处理的语句，.s就是纯粹的汇编语句。一个完整的RISC-V汇编程序有多条语句（statement）组成。打方括号表示可选。-label表示一个标号，必须以":"结尾。label相当于一个地址，给这个地址起了个名字。是这条指令存放在内存的地址。
openEuler 在 QEMU 上的 RISC-V 编译与运行探索
最新发布
fruge365的博客
12-08 8797
通过这次实践，我在 QEMU 上顺利运行了 openEuler for RISC-V，并记录了系统在多核计算、内存处理等方面的表现，为理解 RISC-V 架构下的 openEuler 系统能力提供了直观参考。1. 性能数据汇总评测项目性能指标结果 (QEMU 模拟环境)编译性能libpng编译耗时 (real)[截图5数据]CPU 性能nbench 整数索引[截图7数据]CPU 性能nbench 浮点索引[截图7数据]内存性能nbench 内存索引[截图7数据]2. 核心优势分析生态完整性。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值