基于Quartus II软件的FPGA综合实验——多功能数字钟

有很多自制元器件，内部电路附在文章中

---

前言

FPGA综合实验——多功能数字钟
基于Quartus II软件

一、设计要求

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。系统框图如图4-1-1所示：

二、设计原理

整个系统分为五大模块，分别为数码管扫描和显示模块，计时模块、闹钟模块和闹钟响铃模块，另外，还实现了整点报时的功能。数码管扫描采用一片74161实现0~7，再经三—八译码器转换为扫描信号；计时器部分同样采用计数器构成12进制和60进制；控制部分由74153数据选择器实现时钟脉冲由晶振或是手动按键提供；数码管显示由二选一数据选择器选择数据来源；响铃部分采用触发器存储信号。

三、设计过程

1.数码管扫描模块