- 博客(790)
- 收藏
- 关注
RSS订阅原创 交通灯控制器的设计Verilog代码Quartus 实验箱
(1)能显示十字路口东西、南北两个方向的红、黄、绿灯的指示状态。用两组红、黄、绿灯表示分别作为东西、南北两个方向的红、黄、绿灯。变化规律为:东西绿灯亮,南北红灯→东西黄灯亮,南北红灯亮→东西红灯亮,南北绿灯亮→东西红灯亮,南北黄灯亮→东西绿灯亮,南北红灯亮……,这样依次循环 (2)用两组数码管作为东西、南北方向的倒计时显示,时间可以预置,如时间为红灯35s、绿灯32s、黄灯3s。(3)使用一个按键能实现特殊状态的功能:计数器停止计数并保持在原来的状态;东西、南北、路口均显示红灯状态;特殊状态解除后
2025-05-16 17:44:12
695
原创 mealy型状态机设计Verilog代码Quartus 开发板
1)、 MEALY状态机分为2个状态:(1)初始状态或复位SO键触发,仅LED灯5点亮(2)SW0为1触发,FLAG位用灯0点亮,LED灯展现灯3、灯5、灯7、灯9的走马灯效果,旦状态发生变化,SW0为0保持当前状态不变2)、状态(1)用LCD中的第二位“B”表示,状态(2)中的走马灯状态分别用LCD中的第一位“A”、第二位“B”、第三位“C”第四位“D”分别显示。
2025-05-16 11:38:40
334
原创 量程自动转换数字式频率计设计VHDL代码Quartus仿真
2.学会 Quartus软件完成设计系统的设计与综合3.掌握该数字电路系统的仿真调试,分析系统功能实现的可行性等任务:1.设计一个3位十进制数字式频率计,其测量范围为1MHZ量程分10kHz,100kHz和1MHz三档(最大读数分别为9.99kHZ999kHZ,999kHz)。被测信号由信号发生器提供2.要求量程可以根据被测量的大小自动转换,规则如下)当读数大于999时,频率计处于超量程状态,此时显示器发出溢出指示(最高位显示F,其余各位不显示数字),下一次测量时,量程自动增大一档2
2025-05-16 11:24:43
514
原创 骑行码数表设计VHDL代码Quartus仿真
设计一个骑行码速表，其功能要求如下：1、速度和距离：码速表可以实时显示骑行速度和行驶距离，帮助骑行者了解自己的骑行表现。2、时间管理：记录骑行时间，帮助骑行者制定和调整训练计划。其余功能根据自己调研情况自由发挥。提示:1、使用频率为10Hz的时钟信号(频率太高耗电量高)，做一个时钟，用于时间管理。2、设置按钮，用于显示切换，时钟设置、数据清零、轮毂尺寸设置等，一个供系统“复位”用。3、显示使用OLED显示屏。
2025-05-16 11:08:23
641
原创 数字计时器设计Verilog代码Quartus仿真
1. 24小时制显示2. 动态扫描显示；3. 显示格式：88-88-88 能调整设置当前时间(含时、分)，即设计两个按键，按动校时键，时计数器加一，按动校分键，则电路处于校分状态。整点报时，要求整点的倒计时5秒时，闪烁LED来报时。可以控制暂停和继续
2025-05-16 09:01:45
417
原创 洗衣机控制器设计VHDL代码Quartus仿真
洗衣机控制器1.洗衣机控制器可以驱动洗衣机进行洗涤、漂洗和供干;并能点亮相应功能指示灯，洗涤30分钟,漂洗10分钟，烘干15分钟，全部流程完成后报警提示2.洗衣机可实现自清洗功能，自清洗模式与正常模式分开，并有自洗指示灯3.计时显示用两位数码管显示
2025-05-14 20:09:43
436
原创 uart串口收发器设计VHDL代码Quartus仿真
uart串口收发器设计1、输入的8位并行数据使用UART协议串行输出2、可以接收UART协议信号，并将其并行输出（8位）3、波特率为9600bit/s4、带有奇偶校验位（奇校验或者偶检验）
2025-05-14 20:01:57
434
原创 老虎机游戏设计VHDL代码Quartus仿真
老虎机游戏简述幸运老虎机是游戏厅里最简单的游戏之一,拉下幸运老虎机的拉杆,3个轮盘就会开始旋转,如果3个轮盘的指针都指 向同一个图案时,就会得到奖励。本设计基于FPGA平台，通过VHDL代码，模拟老虎机游戏，实现游戏的功能。设计指标设计一个游戏机,用3位数码管来代替老虎机的3个轮盘,用0-7的数字来代替老虎机轮盘上的不同图案。按下key1,3个数码管的数字开始循环显示,再次按下key1,3个数码管的数字停止循环,当显示的3个数字相同时,游戏胜利。其中三个数码管数字循环的速度不同,停止时的 延迟
2025-05-14 19:52:31
316
原创 mealy型状态机设计Verilog代码Quartus仿真
Mealy型状态机和其等价的Moore型状态机相比，其输出变化要领先一个时钟周期(Clock cycle)。Mealy机的输出既和当前状态有关，又和所有输入信号有关。也就是说，一旦输入信号发生变化或状态发生变化，输出信号立即发生变化，因此在状态图中，一般把输出信号值画在状态变迁(changes)处。例如:假定当前状态为S0，当输入信号为‘1’时，输出信号为“1001”;当输入信号不是‘1’时，输出信号为“0000”。构造 Mealy机的方法和Moore机相同，唯一的区别是:组合进程中的输出信
2025-05-14 19:41:50
372
原创 量程自动转换数字式频率计设计VHDL代码Quartus仿真
目的:1.了解系统桕关功能电路图与印剧电路图的设计、绘制,并完成相关流程的设计以及硬件描述语VHDL程序的编写,设计与综合和调试仿真工作2.学会 Quartus‖软件完成设计系统的设计与综合3.掌握该数字电路系统的仿真调试,分析系统功能实现的可行性等任务:1.设计一个3位十进制数字式频率计,其测量范围为1MHZ。量程分10HZ,100kHZ和1MHz三档(最读数分别为99kHZ,999Z,999KHZ)。被测信号由信号发生器提供2.要求量程可以根据被测量的大小自动转换,规则如下1)当
2025-05-13 20:04:53
539
原创 利用VHDL语言,实现0~8090任意进制8421BCD计数译码显示电 路,并将计数器输出的8421BCD进行共阴数码管显示设计VHDL代码Quartus仿真
1、计数器具有同步置数功能、异步清零功能,用VHD实现计数逻辑,并阐述设计原理,给出关键b1 ock diagram设计框图2、8421BCD码7段译码部分可以参见74LS48功能,用VHDL实现译码逻辑,并阐述设计原理,给出关键 block diagram设计框图3、译码输岀后驱动的数码管为共阴极数码管,阐述电路原理,给出相应编码方式。报告要求(1)按要求的格式书写,所有内容一律打印、封面要求统(2)报告内容包括设计过程、软件仿真的结果及分析(3)报告中要有整体电路原理图、
2025-05-13 19:33:03
668
原创 篮球比赛计时器设计VHDL代码Quartus仿真
简述在现今的体育比赛中，计时器起到至关重要的作用。为了满足篮球比赛的计时需求，我们设计了一款基于FPGA的篮球计时器。设计各个功能子模块，再通过适当的接口和信号线进行通信和协调，最终实现篮球比赛计时器设计指标可以进行比赛计时，具有30秒倒计时，倒计时通过数码管显示;可通过按键对计时器清零、置数、启动和暂停。通过两个数码管显示两队比分。当按下复位信号时，模块复位，按下开始键时开始倒计时，按下暂停键暂停，再次按下开始键时继续倒计时，直到倒计时为0后，LED闪烁报警
2025-05-13 19:22:50
898
原创 拔河游戏设计VHDL代码Quartus仿真
简述拔河游戏通常是由两队人数相等的选手在河界两侧各执绳索的一端，闻令后用力拉绳，以将对方拉出河界为胜。而在电子拔河游戏中，这一过程被转化为电子信号的处理和显示。使用led模拟绳子，通过按键按下的快慢来都发力设计指标电路使用9个发光二极管表示拔河的“电子绳”,开机后只有中间一个发亮,此即拔河的中心点。游戏甲乙双方各持一个按钮,迅速地不断地按动产生脉冲,谁按得快,亮点向谁方向移动,每按一次,亮点移动一次。亮点移到任一方终端二极管,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到
2025-05-13 19:14:10
481
原创 出租车计费器控制电路设计VHDL代码Quartus AX301开发板
CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路芯片，并可随时在系统修改其逻辑功能。并最终完成电路的编程调试。具体要求如下：1. 实现计费功能，计费标准为：按行驶里程计费，起步价为7元，并在车行3Km后按2元/Km计费，当计费器达到或超过20元时，每公里加收50％的车费，车停止不计费。2. 现场模拟功能：能模拟汽车起动、停止、暂停以及加速等状态。3. 用BCD码将车费和路程显示出来。
2025-04-13 10:18:04
875
原创 自动售货机设计Verilog代码Quartus AX301开发板
1、商品单价有5元、10元、15、20元2、可以按键选择商品，选中商品后可以投币3、支持投币5角和1元，投币结束后按确认键4、若投币金额足够，则出货并找零，或金额不够，则退还所有钱币，不出货
2025-04-13 09:42:26
290
原创 数字密码引爆器设计Verilog代码VIVADO PYNQ开发板
1、数子密码引爆器采用4个十进制数,输入密码时通过数码管显示当前输入的数字2、当4位密码输入正确后(初始密码为可自定义4位十进制数,报告中请写明),系统冋以正确启动引爆装置;当密码输入错误(多一位、少一位或错误)时,系统给岀警报3、系统复位后处于等待状态,按下 Ready键后,准备就绪,可以输入密码4、密码输入正确后,可以起爆5、密码输入错误时,系统给岀警报,红灯闪烁,蜂鸣器响,此时 Ready和 Wait t无效,必须由安保人员重新设置到等待状态6、引爆事件发生后,系统应重新回到等待状
2025-04-02 17:56:13
578
原创 基于FPGA的电子琴设计Verilog代码VIVADO 硬木课堂开发板
1.键盘按键作为琴键,由于按键有限,根据你要演奏的曲目,设计每个按键代表的音符2.用数码管显示当前按下的音符,自定义显示方式。3.蜂鸣器作为输出,参考音符频率对照表4.选择一个拔码开关作为电子琴的开关,信号有效时才产生音乐输出,无效时不输出音乐。5.能自动播放一首乐曲。6.LED灯点亮情况能根据乐曲变化而变化7.具有暂停和继续播放功能。8.具有倍速播放功能。9.具有循环播放功能
2025-04-02 17:31:19
407
原创 60进制递减计数器设计Verilog代码ISE仿真
60进制递减计数器使用开关控制计数器的功能，当开关为1时，预置初始值为59，开关为0时按时钟递减1，减到0回59
2025-04-02 17:14:45
270
原创 自动售货机设计VHDL代码VIVADO仿真
1、可以投币5元、10元、20元2、可以取消购买，并退币3、投币总数大于等于25元时，输出购买成功信号
2024-12-26 12:23:39
940
原创 序列发生器和序列检测器设计VHDL代码Quartus仿真
序列发生器和序列检测器1、使用状态机的方法设计序列检测器，检测“1100”序列2、设计伪随机序列发生器,用于作为序列检测器的检测源3、通过触发器输出检测结果
2024-12-25 17:37:07
218
原创 QPSK调制解调实现设计VHDL代码Quartus仿真
QPSK调制解调实现1、设计正弦波载波模块2、进行QPSK调制3、进行QPSK解调，要求解调出的信号与原始信号一致
2024-12-25 17:31:42
835
原创 6位数字密码锁设计VHDL代码Quartus仿真
1、设计密码锁，可以输入0~9个数，密码共6位2、具体确认、重置、修改、输出、上锁控制按键3、输入密码时可以删除重新输入，输入完成后按确认键4、若密码正确则开锁，led提示开锁5、密码错误3次则报警软件版本：quartusII 9.0
2024-12-25 17:25:43
919
原创 汽车速度表设计VHDL代码Quartus 21EDA CPLD开发板
汽车速度表设计设计一个汽车速度表。车轮每转一圈会产生一个脉冲,每个脉冲代表1米的距离,根据单位时间的脉冲数可推算出汽车的速度。要求:(1)模拟产生车轮运转产生的脉冲信号并对其计数,用按键选择脉冲信号的不同频率(2)每隔10秒读取一次脉冲计数器,并据此计算车速;(3)用数码管显示车速,单位Km/h;(4)给出超速警告。←
2024-12-24 19:04:20
464
原创 D触发器和16进制计数器设计Verilog代码Quartus仿真
1.设计 VERILOG HDL语言程序并实现带有异步清零( Asynchronouseset)和置位( Asynchronous setting)的D触发器2.设计 VERILOG HDL语言程序井实现带有异步复位的同步16进制加法计数器( Synchronous hexadecimal addition counter)3,对程序进行仿真4.连接电路验证设计的正确性
2024-12-24 18:50:08
468
原创 自动量程等精度频率计设计Verilog代码Quartus DE2-115开发板
1、使用等精度测频法设计频率计2、频率分2档,1Hz和1KHz，当检测到频率大于1MHz时，自动切换到KHz单位3、闸门信号1秒4、被测频率超过50M时输出超量程指示
2024-12-23 20:01:53
308
原创 数字频率计设计VHDL代码Quartus DE2-115开发板
1.频率检测是电子测量领域最基本的测量之一,数字频率计是一种应用非常广泛的数字电路,本设计系统根据频率计的测频原理,选择合适的时基信号对被测信号脉冲进行计数,达到测频的目的。本课题要求借助EDA工具和设计方法学习硬件描述语言,用编程的方法来设计电路,在 QUARTUSII软件环境中,进行电路的测试和仿真分析,最后下载到FPGA芯片完成硬件的功能测试。系统功能要求:具有记忆显示功能,测试结果采用6位十进制数字由七段数码管显示;测量范围100HZ-2OKHZ;响应时间15秒;显示时间21秒;测量误差≤0.1
2024-12-23 19:52:08
965
原创 简易电子秒表设计Verilog代码Quartus DE2-115开发板
⑴ 基本电子秒表具有分、秒、1/10秒显示，具有启动、停止、暂停、归零四个按键；⑵ 当秒表归零后，按动启动键，秒表开始计时；之后按动停止键，秒表停止，显示器显示停止时刻时间；若开始计时后，按动暂停键，秒表停止，显示器显示暂停时刻时间，再次按动暂停键，秒表继续计时；⑶ 倒计时功能：秒表归零后，按动倒计时置数键后，手动设置倒计时时长分和秒。设置结束后，按动启动键，开始倒计时，倒计时结束后，发出提示音，提示音时长自定；
2024-12-21 19:45:40
496
原创 可切换时区和进制的数字闹钟设计VHDL代码Quartus DE10开发板
○ 该项目旨在创建一个数字闹钟，可以显示当前时间、设置闹钟，并在不同模式之间切换，例如设置时间或闹钟。您将使用按钮来调整小时、分钟和秒，闹钟响起时会发出通知（如声音或灯光）。还有按钮可以重置闹钟或整个时钟。● 启动机制：○ 时钟在通电并加载程序时开始运行。○ 最初，所有值都设置为0，因为常规时钟将被初始化。● 通过FSM（有限状态机）选择模式：○ 按下指定键或使用开关更改/循环数字闹钟的模式。○ 指定键或开关是独热编码○ 使用LED、7Seg或LCD进行模式指示。
2024-12-21 19:40:03
547
原创 数字电子时钟设计Verilog代码Quartus DE10-lite开发板
1、12小时和24小时切换2、可以切换正常计时和闹钟3、可以修改时间（包括闹钟时间）
2024-12-21 19:33:18
456
原创 UART串口收发及LCD1602显示设计Verilog代码Quartus ep1c3开发板
1、设计串口发送和接收代码2、按下发送键，将端口预置的数据发送出去3、接收的数据通过LCD1602显示
2024-12-20 18:43:29
269
原创 UART串口收发及LCD1602显示设计Verilog代码Quartus ep1c3开发板
UART串口收发及LCD1602显示1、设计串口发送和接收代码2、按下发送键，将端口预置的数据发送出去3、接收的数据通过LCD1602显示
2024-12-20 18:40:00
368
原创 整点报时数字电子时钟设计VHDL代码Quartus 正点原子开拓者开发板
设计一数字电子时钟基本要求(必须完成):具有时、分、秒的计数和显示功能,以24小时循环计时;具有清零,整点报时(报时的形式不做要求,例如:几点就设置几个脉冲)功能(选作完成)具有调节小时,分钟的功能,即可以分别调快、调慢小时和分钟。结合开发板资源,实现程序下载验证。图1为开发板管脚设置
2024-12-20 18:30:47
752
原创 商品自动售货机设计VHDL代码Quartus ep1c3开发板
1、支持投币1元、2元、5元2、具有单价1元、2元、3元的商品，通过按键选择商品3、选中后确认，开始投币，若投币金额大于单价则自动出货并找零4、投币过程中可以取消，退回所投金额5、数码管显示购买状态（单价，投币金额，找零金额），led指示购买成功
2024-12-20 18:15:01
662
原创 可调闹钟数字钟设计Verilog代码Quartus 大西瓜开发板
1、可以调节小时、分钟2、可以调整闹钟时间3、到设置的时间闹铃响4、具有模式设置按键模式，0:计时，1设置时间 ，2显示闹钟时间，3设置闹钟时间
2024-12-16 19:07:39
353
原创 基于TLC5510的电压表及LCD1602显示设计Verilog代码Quartus 大西瓜开发板
1、设计AD芯片TLC5510的驱动代码2、通过TLC5510将模拟信号转换成数字信号（AD值）3、根据基准电压将数字信号（AD值）换算为电压值值4、将AD值和电压值通过LCD1602显示5、使用开发板上的IO管脚连接外置的TLC5510芯片模块进行实物验证
2024-12-16 18:59:09
270
原创 随机数生成器设计Verilog代码Quartus DE2开发板
在Verilog模拟它们并证明它们正常工作多游戏都需要输入随机数,目标是开发一种可以随机显示在DE2板7段显示屏上的十进制数字。在此示例中,我们将使用数字作为我们选择的国家彩票的号码,数字的选择从1开始到99操作如下1.按KEY0开始序列2.然后按KEY3并且第一个数字显示在HEX3-2上显示4秒3.然后,系统再次开始计数,重复阶段不能再次选择先前选择的号码4.重复该过程,直到选了6次要求:1架构和控制器的描述(用框图表示互连)和所有ASM图表2七段解码器的每个
2024-12-13 12:15:02
305
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人