本文介绍了基于VHDL设计数据通路的过程，结合状态图控制串行通信，并实现了CRC校验码的计算。在实验中，通过状态机图设计控制器，用VHDL编写数据通路，实现了上位机与实验板的交互，确保了数据的正确传输。实验结果显示，二极管显示与上位机发送的数据一致，验证了设计的正确性。此外，还讨论了串行通信中选择A和5组合的原因，并提出了设计的可扩展性，如增加数码管位数或应用其他算法。
硬件描述训练八
D 级任务 根据书本上的状态图样例，画出状态图如左图，设置仿真信号激励，当输入信
号经过 1110010 变化时，在 675ns 秒时，din 由 1 变化为 0，这时输出跳变为 1。
实验结果如下图：
C 级任务
在搭建顶层模块需要注意几点：
1、 状态图只产生一个控制信号输出，并且状态图的有些状态之间的跳转是无条件的，但是
quaturs 它必须要设置，所以可以选择通过设置为一个变量或上反变 量，这样就可以实现
无条件跳转；
2、状态图的输入和输出只能是一位宽的，因此不能直接将八位宽的输入和输出加载到状态
图上，因此我们选用一个触发器来控制输入传输到输出，这就需要两 个部件的时钟信号一
致，将状态图的输出作为触发器的控制信号，输入输出均为八位宽；
状态图和顶层 bdf 如图：
使用 vhdl 设计数据通路：
最低0.47元/天 解锁文章
扫一扫
479
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
