Verilog
文章平均质量分 86
计数器
数字钟
Mr_Stutter
啊啊啊啊啊欢迎
展开
-
EDA数字钟(三)
再次编写数字钟Verilog程序,使其符合规范,并采用模板化与模块化编程,使程序思路更加清晰。与之前不同,此次编程在Quartus II 13.0中建立项目,在AX530开发板上下载调试,引脚定义与配置需要视情况更改,项目文件将上传到资源中。原创 2023-06-04 22:59:30 · 1597 阅读 · 0 评论 -
模六十计数器(三)
又隔了将近一年,学习明德扬编程规范,重新编写模六十计数器程序,使其符合规范,并采用模板化与模块化编程,使程序思路更加清晰。与之前不同,此次编程在Quartus II 13.0中建立项目,在AX530开发板上下载调试,引脚定义与配置需要视情况更改,项目文件将上传到资源中。原创 2023-06-03 10:19:42 · 993 阅读 · 0 评论 -
EDA数字钟(二)
重写EDA数字钟,尽量保持原有功能不变,修改各模块之间的关系以及模块内部逻辑,使程序更加简洁、符合电路规范。修改了部分的变量名称,但顶层模块的输入和输出基本保持不变,由于程序只进行了简单的仿真,不排除在实际使用中可能会出现问题。原创 2022-10-29 18:13:00 · 2894 阅读 · 0 评论 -
模六十计数器(二)
时隔一年,重新拾起Verilog,对之前写的模六十计数器进行修改,使其尽量符合编写规范,用电路的思想写程序,解决遗留的计数器进位问题,并使用模块化编程增强可读性和扩展性。原创 2022-10-16 19:15:07 · 2710 阅读 · 0 评论 -
EDA数字钟
Verilog、Xilinx ISE 13.4、BASYS2、EDA、数字钟原创 2022-02-27 16:22:19 · 7769 阅读 · 8 评论 -
模六十计数器
Verilog、Xilinx ISE 13.4、BASYS2、模六十计数器原创 2022-02-27 15:47:47 · 4648 阅读 · 0 评论