设备管理（二）_输入输出设备进行管理的基本程序是放在-CSDN博客

本文链接：https://blog.csdn.net/qq_55078860/article/details/141931751

一、IO控制方式

I/O控制方式，即用什么样的方式来控制I/O设备的数据读/写。

需要注意的问题：

完成一次读/写操作的流程
CPU干预的频率
数据传送的单位
数据的流向
主要缺点和主要优点

1.程序直接控制方式

以完成一次读操作的流程为例

① CPU首先通过控制线向IO控制器发出一个读指令，然后IO控制器根据CPU要求启动相应的设备，并把这个设备对应的状态设置为忙碌状态（或者说未就绪状态）

②输入设备准备计算机想要的数据，传给IO控制器，并报告自身状态。由于设备的速度比CPU的速度慢很多，在设备还没完成I/O之前，CPU会一直不断地轮询检查设备的状态（本质是不断地执行程序的循环）

③输入设备准备好输入数据后将数据传给IO控制器，并报告自身状态为已就绪状态

④I/O逻辑将输入的数据放到数据寄存器中，并将状态改为0（已就绪）

⑤CPU发现设备已就绪，将数据寄存器中内容读入CPU的寄存器中，再把CPU寄存器中的内容放入内存中

若还要继续读入数据，则CPU继续发出读指令。

下图是程序直接控制方式的读操作流程图

为什么还需要将CPU寄存器中的数据写入内存？以C语言代码为例

②CPU干预的频率：很频繁，I/O操作开始之前（CPU发出指令）、完成之后（CPU读数据）需要CPU介入，并且在等待I/O完成的过程中CPU需要不断地轮询检查

③数据传送的单位：每次读/写一个字

④数据的流向：读操作（数据输入）：I/O设备——>CPU(指CPU寄存器)——>内存

写操作（数据输出）：内存——>CPU——>I/O设备

⑤主要缺点和主要优点：优点：实现简单。在读/写指令之后，加上实现循环检查的一系列指令即可（因此才成为“程序直接控制方式”）

缺点：CPU和I/O设备只能串行工作，CPU需要已知轮询检查，长期处于“忙碌”状态，CPU利用率低

2.中断驱动方式

引入中断机制。由于I/O设备速度很慢，因此在CPU发出读/写命令后，可将等待I/O的进程阻塞，先切换到别的进程执行。当I/O完成后，控制器会向CPU发出一个中断信号，CPU检测到中断信号后，会保存当前进程的运行环境信息，转去执行中断处理程序处理该中断。处理中断的过程中，CPU从I/O控制器读一个字的数据传送到CPU寄存器，再写入主存。接着，CPU恢复等待I/O的进程（或其他进程）的运行环境，然后继续执行

下图是中断驱动方式的读操作流程图

CPU会在每个指令周期的末尾检查中断【即每条指令执行结束后，CPU会例行检查一下有没有中断信号到达】

中断处理过程中需要保存、回复进程的运行环境，这个过程是需要一定时间开销的。可见，如果中断发生的频率太高【每次发生中断只能读入一个字的数据，如果要投入大量的数据，会发生大量的中断】，也会降低系统性能

②CPU干预的频率：每次I/O操作开始之前、完成之后需要CPU介入，等待I/O完成的过程中CPU可以切换到别的进程执行

③数据传送的单位：每次读/写一个字

④数据的流向：读操作（数据输入）：I/O设备——>CPU——>内存

写操作（数据输出）：内存——>CPU——>I/O设备

⑤主要缺点和主要优点：优点：与“程序直接控制方式”相比，在“中断驱动方式”中，I/O控制器会通过中断信号主动报告I/O已完成，CPU不再需要不停地轮询。CPU和I/O设备可并行工作，CPU利用率得到明显提升

缺点:每个字在I/O设备与内存之间的传输，都需要经过CPU。而频繁的中断处理会消耗较多的CPU时间

3.DMA方式

与“中断驱动方式”相比，DMA方式（Direct Memory Acess，直接存储器存取，主要用于块设备I/O控制）有这样几个改进：

（1）数据的传送单位是“块”。不再是一个字、一个字地传送

（2）数据的流向是从设备直接放入内存，或者从内存直接到设备。不在需要CPU作为“快递小哥”

（3）仅在传送一个或多个数据块的开始和结束时，才需要CPU干预

为了实现控制器和CPU之间的通信，会设置一系列的寄存器，CPU可以通过系统总线来读或写寄存器中的内存，以控制I/O设备

DR(DataRegister，数据寄存器):暂存从设备到内存，或从内存到设备的数据。
MAR(MemoryAddressRegister，内存地址寄存器):在输入时，MAR表示数据应放到内存中的什么位置;输出时MAR表示要输出的数据放在内存中的什么位置。
DC(DataCounter，数据计数器):表示剩余要读/写的字节数。
CR(Command Register，命令/状态寄存器):用于存放CPU发来的I/0命令，或设备的状态信息。

CPU在I/O之前指明要读入数据存放在磁盘中的位置、读入数据存放在内存的位置，这些信息存放在MAR；说明此次读入数据的数据量（存放在DC中）

DMA控制器会根据CPU提供的这一系列参数从磁盘相应位置读入数据，然后写到内存里，这个过程不再需要CPU干预，只有DMA完成了CPU指定的一系列任务之后才会向CPU发出一个中断信号，CPU介入进行后续的处理

注意：DMA控制器并不是每次直接读入一整块的数据，然后直接把一整块放到内存中。也是一个字一个字读入的，存放在DR中，再从DR写入到内存中，最终就可以完成一整块的数据的读入工作

②CPU干预的频率：仅在传送一个或多个数据块的开始和结束时，才需要CPU干预

③数据传送的单位：每次读/写一个或多个块（注意：每次读写的只能是连续的多个块，且这些块读入内存后在内存中也必须是连续的）

④数据的流向（不再需要经过CPU）：读操作（数据输入）：I/O设备——>内存

写操作（数据输出）：内存——>I/O设备

⑤主要缺点和主要优点：优点：数据传输以“块”为单位。CPU介入频率进一步降低。数据的传输不再需要先经过CPU再写入内存，数据传输效率进一步增加。CPU和I/O设备的并行性得到提升

缺点：CPU没发出一条I/O指令，只能读/写一个或多个连续的数据块

4.通道控制方式

通道：一种硬件，可以理解为是“弱鸡版的CPU”。通道可以识别并执行一系列通道指令

CPU、内存、通道通过系统总线连接到一起。

①CPU会向通道发出I/O指令，并指明此次要执行的通道程序（任务清单，通道指令集合）在内存中的位置，指明要操作的I/O设备。之后CPU就可以切换到其他进程执行了

②通道执行内存中的通道程序，在通道程序中会向通道指明要读入/写出多少数据，读/写的数据在内存中的位置，数据在外存中的位置等信息，这些信息都是通道在执行这个程序的过程中知道的事情

③通道执行完规定的任务后，向CPU发出中断信号，之后CPU对中断进行处理

为什么说是弱鸡版的CPUP：与CPU相比，通道可以执行的指令很单一，并且通道程序是放在主机内存中的，也就是说通道与CPU共享内存

②CPU干预的频率：极低，通道会根据CPU的指示执行相应的通道程序，只有完成一组数据块的读/写后才需要发出中断信号，请求CPU干预

③数据传送的单位：每次读/写一组数据块

④数据的流向（在通道的控制下进行）：读操作（数据输入）：I/O设备——>内存

写操作（数据输出）：内存——>I/O设备

⑤主要缺点和主要优点：优点：CPU、通道、I/O设备可并行工作，资源利用率很高

缺点：实现复杂，需要专门的通道硬件支持

二、I/O软件层次结构

前面介绍的是I/O设备的硬件（机械部件+电子部件），这节介绍软件。

当用户发出一个I/O请求时，这个i/O请求会从上至下经过各个层次进行处理，最后被扔给I/O硬件来执行实际的I/O操作，执行完后，发出I/O应答，又由这些层次从下往上依次进行处理，最后返回给用户

1.用户层软件

用户层作为最接近用户的一个层次，需要向用户提供一些简单易用的交互接口。

用户层软件会向用户提供一些与I/O操作相关的库函数，让用户调用这些库函数来对设备进行操作。

既然需要使用I/O设备进行输出操作，那么用户层软件需要请求操作系统提供服务，因为只有操作系统才有对硬件操作的权利，因此用户层软件会使用设备独立性软件这一层向上提供的系统调用接口来请求操作系统内核的服务

2.设备独立性软件

设备独立性软件，又称设备无关性软件。与设备的硬件特性无关的功能几乎都在这一层实现

设备独立性软件实现的功能——

系统调用：向上层提供统一的调用接口（如read/write系统调用）
设备的保护：原理类似与文件保护。设备被看做是一种特殊的文件，不同用户对各个文件的访问权限是不一样的，同理，对设备的访问权限也不一样
差错处理：设备独立性软件需要对一些设备的错误进行处理
设备的分配与回收
数据缓冲区管理：可以通过缓冲技术屏蔽设备之间数据交换单位大小和传输速度的差异
建立逻辑设备名到物理设备名的映射关系：根据设备类型选择调用相应的驱动程序【去学校打印店打印时，需要选择打印机1/打印机2/打印机3，这都是逻辑设备名（用户看到的设备名）】

设备独立性软件需要通过“逻辑设备表”来确定逻辑设备对应的物理设备，并找到该设备对应的设备驱动程