DSP使用MCBSP实现W5500通信

于 2024-07-06 00:08:37 发布
阅读量921 收藏 16
点赞数 28
文章标签： c语言 dsp开发 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_55163835/article/details/139857409
版权

本次使用DSP开发板位TMS320F28335

由于DSP只要一个SPI所以当需要两个SPI时可以使用MCBSP配置为SPI使用，MCBSP的配置手册链接：TMS320F28335数据表、产品信息和支持 |TI.com

由于网上的MCBSP技术资料较少所以会介绍一些MCBSP的知识以及修改方法，会的朋友可以直接跳转到最终代码处查看。

下载关于TMS320F28335的技术手册

查看关于MCBSP的技术手册

 本次MCBSP的代码是在官方给出示例代码配置的基础上修改的

如果你需要查看官方代码可以下载CONTROLSUITE，安装教程可以参考网上的一下教程，软件下载官方地址为：CONTROLSUITE Driver or library | TI.com

安装完成后示例代码在软件安装路径下的：\device_support\f2833x\v142\DSP2833x_examples_ccsv5

官方给出的MCBSP配置如下,看不懂配置的可以对照手册查看

void init_mcbsp_spi()
{
     // McBSP-A register settings
    McbspaRegs.SPCR2.all=0x0000;		 // Reset FS generator, sample rate generator & transmitter
	McbspaRegs.SPCR1.all=0x0000;		 // Reset Receiver, Right justify word, Digital loopback dis.
    McbspaRegs.PCR.all=0x0F08;           //(CLKXM=CLKRM=FSXM=FSRM= 1, FSXP = 1)
    McbspaRegs.SPCR1.bit.DLB = 1;
    McbspaRegs.SPCR1.bit.CLKSTP = 2;     // Together with CLKXP/CLKRP determines clocking scheme
	McbspaRegs.PCR.bit.CLKXP = 0;		 // CPOL = 0, CPHA = 0 rising edge no delay
	McbspaRegs.PCR.bit.CLKRP = 0;
    McbspaRegs.RCR2.bit.RDATDLY=01;      // FSX setup time 1 in master mode. 0 for slave mode (Receive)
    McbspaRegs.XCR2.bit.XDATDLY=01;      // FSX setup time 1 in master mode. 0 for slave mode (Transmit)

	McbspaRegs.RCR1.bit.RWDLEN1=5;       // 32-bit word
    McbspaRegs.XCR1.bit.XWDLEN1=5;       // 32-bit word

    McbspaRegs.SRGR2.all=0x2000; 	 	 // CLKSM=1, FPER = 1 CLKG periods
    McbspaRegs.SRGR1.all= 0x000F;	     // Frame Width = 1 CLKG period, CLKGDV=16

    McbspaRegs.SPCR2.bit.GRST=1;         // Enable the sample rate generator
	delay_loop();                        // Wait at least 2 SRG clock cycles
	McbspaRegs.SPCR2.bit.XRST=1;         // Release TX from Reset
	McbspaRegs.SPCR1.bit.RRST=1;         // Release RX from Reset
    McbspaRegs.SPCR2.bit.FRST=1;         // Frame Sync Generator reset
}

以下是需要修改的地方

McbspaRegs.SPCR1.bit.DLB = 1;         这个设置为1表示的是数据回环模式，我们删除掉这行代码默认设置DLB为0，表示不回环

下列代码代表的是SPI的数据采样和移位模式

    McbspaRegs.SPCR1.bit.CLKSTP = 2;     // Together with CLKXP/CLKRP determines clocking scheme
	McbspaRegs.PCR.bit.CLKXP = 0;		 // CPOL = 0, CPHA = 0 rising edge no delay
	McbspaRegs.PCR.bit.CLKRP = 0;

具体设置可以参考手册

下列代码设置两个SPI数据之间的发送间隔，由于我们是要与W5500进行通信所有需要的是连续传输数据所以设置为0

McbspaRegs.RCR2.bit.RDATDLY=01;      // FSX setup time 1 in master mode. 0 for slave mode (Receive)
    McbspaRegs.XCR2.bit.XDATDLY=01;      // FSX setup time 1 in master mode. 0 for slave mode (Transmit)

下列代码表示传输字节长度我们需要设置为8字节长度，所以设置都为0

	McbspaRegs.RCR1.bit.RWDLEN1=5;       // 32-bit word
    McbspaRegs.XCR1.bit.XWDLEN1=5;       // 32-bit word

SPRG1寄存器中的CLKGDV为可以修改传输CLK时钟的频率，由于我们此次配置使用的是外部低速时钟LSPCLK,分频最大不能超过LSPCLK/2，根据自己需求修改。

McbspaRegs.SRGR1.all= 0x000F;	     // Frame Width = 1 CLKG period, CLKGDV=16

根据以上的配置会出现一个情况，当你不传输数据时，时钟CLK也会进行跳变，我们需要让他在数据不传输的时候CLK保持在一个电平

可以设置McbspaRegs.SPCR1.bit.DXENA=1;达到想要的效果，这样修改会让不传输数据的时候CLK保持在低电平状态，我想要他保持在高电平状态

所以我修改了McbspaRegs.PCR.bit.CLKXP = 1;配置使它默认状态保持在高电平

最终修改寄存器配置代码如下

void init_mcbsp_reg(void)
{
    // McBSP-A register settings
    McbspaRegs.SPCR2.all=0x0000;         // Reset FS generator, sample rate generator & transmitter
    McbspaRegs.SPCR1.all=0x0000;         // Reset Receiver, Right justify word, Digital loopback dis.
    McbspaRegs.PCR.all=0x0F08;           //(CLKXM=CLKRM=FSXM=FSRM= 1, FSXP = 1)
    //    McbspaRegs.PCR.bit.FSXM = 0;
    //    McbspaRegs.SPCR1.bit.DLB = 1;
    McbspaRegs.SPCR1.bit.CLKSTP = 2;     // Together with CLKXP/CLKRP determines clocking scheme
    McbspaRegs.PCR.bit.CLKXP = 1;        // CPOL = 0, CPHA = 1 rising edge have delay
    McbspaRegs.PCR.bit.CLKRP = 1;
    McbspaRegs.RCR2.bit.RDATDLY=0;      // FSX setup time 0 in master mode. 0 for slave mode (Receive)
    McbspaRegs.XCR2.bit.XDATDLY=0;      // FSX setup time 0 in master mode. 0 for slave mode (Transmit)

    McbspaRegs.RCR1.bit.RWDLEN1=0;       // 8-bit word
    McbspaRegs.XCR1.bit.XWDLEN1=0;       // 8-bit word

    McbspaRegs.SRGR2.all=0x2000;         // CLKSM=1, FPER = 1 CLKG periods
    McbspaRegs.SRGR1.all= 0x000F;        // Frame Width = 1 CLKG period, CLKGDV=16

    McbspaRegs.SPCR1.bit.DXENA=1;
    //        McbspaRegs.XCR1.bit.XFRLEN1 = 1;
    //        McbspaRegs.SRGR2.bit.GSYNC = 1;
    //    McbspaRegs.SRGR2.bit.FSGM = 1;
    //    McbspaRegs.SRGR2.bit.FPER = 7;
    //    McbspaRegs.SRGR1.bit.FWID=0;



    McbspaRegs.SPCR2.bit.GRST=1;         // Enable the sample rate generator
    delay_loopa();                        // Wait at least 2 SRG clock cycles
    McbspaRegs.SPCR2.bit.XRST=1;         // Release TX from Reset
    McbspaRegs.SPCR1.bit.RRST=1;         // Release RX from Reset
    McbspaRegs.SPCR2.bit.FRST=1;         // Frame Sync Generator reset

}

最终完整驱动代码如下

/*
 * mcbsp.c
 *
 *  Created on: 2024年6月20日
 *      Author: GuiHe
 */

#include "mcbsp.h"

void delay_loopa(void)
{
    long      i;
    for (i = 0; i < 8; i++) {} //delay in McBsp init. must be at least 2 SRG cycles
}

void WIZ_mcbsp_init(void)
{

    init_mcbspa_gpio();
    init_mcbsp_reg();
}

void init_mcbspa_gpio()
{
    EALLOW;
    GpioCtrlRegs.GPAMUX2.bit.GPIO20 = 2;    // GPIO20 is MDXA pin
    GpioCtrlRegs.GPAMUX2.bit.GPIO21 = 2;    // GPIO21 is MDRA pin
    GpioCtrlRegs.GPAMUX2.bit.GPIO22 = 2;    // GPIO22 is MCLKXA pin

    GpioCtrlRegs.GPAPUD.bit.GPIO20 = 0;     // Enable pull-up on GPIO20 (MDXA)
    GpioCtrlRegs.GPAPUD.bit.GPIO21 = 0;     // Enable pull-up on GPIO21 (MDRA)
    GpioCtrlRegs.GPAPUD.bit.GPIO22 = 0;     // Enable pull-up on GPIO22 (MCLKXA)

    GpioCtrlRegs.GPAQSEL2.bit.GPIO20 = 3;   // Asynch input GPIO20 (MDXA)
    GpioCtrlRegs.GPAQSEL2.bit.GPIO21 = 3;   // Asynch input GPIO21 (MDRA)
    GpioCtrlRegs.GPAQSEL2.bit.GPIO22 = 3;   // Asynch input GPIO22 (MCLKXA)


    //Configure GPIO49 as  RESET
//    GpioCtrlRegs.GPBPUD.bit.GPIO49 = 0;// Enable pullup
//    GpioDataRegs.GPBSET.bit.GPIO49 = 1;   // Load output latch
//    GpioCtrlRegs.GPBMUX2.bit.GPIO49 = 0;  //
//    GpioCtrlRegs.GPBDIR.bit.GPIO49 = 1;   // GPIO49 = output

    GpioCtrlRegs.GPAPUD.bit.GPIO25 = 0;// Enable pullup
    GpioDataRegs.GPASET.bit.GPIO25 = 1;   // Load output latch
    GpioCtrlRegs.GPAMUX2.bit.GPIO25 = 0;  //
    GpioCtrlRegs.GPADIR.bit.GPIO25 = 1;   // GPIO49 = output

    //Configure GPIO23 as SPISTEA
//    GpioCtrlRegs.GPAPUD.bit.GPIO23 = 0;// Enable pullup
//    GpioDataRegs.GPASET.bit.GPIO23 = 1;   // Load output latch
//    GpioCtrlRegs.GPAMUX2.bit.GPIO23 = 0;  //
//    GpioCtrlRegs.GPADIR.bit.GPIO23 = 1;   // GPIO27 = output

    GpioCtrlRegs.GPAPUD.bit.GPIO24 = 0;// Enable pullup
    GpioDataRegs.GPASET.bit.GPIO24 = 1;   // Load output latch
    GpioCtrlRegs.GPAMUX2.bit.GPIO24 = 0;  //
    GpioCtrlRegs.GPADIR.bit.GPIO24 = 1;   // GPIO27 = output

//        GpioCtrlRegs.GPAMUX2.bit.GPIO23 = 2;   // GPIO23 is MFSXA pin
//        GpioCtrlRegs.GPAPUD.bit.GPIO23 = 0;     // Enable pull-up on GPIO23 (MFSXA)
//        GpioCtrlRegs.GPAQSEL2.bit.GPIO23 = 3;   // Asynch input GPIO23 (MFSXA)

    EDIS;
}

// w5500外部复位  根据自己的需求修改
void MCBSP_Reset_W5500(void)
{
    GpioDataRegs.GPADAT.bit.GPIO25 = 0;
    DELAY_US(510);
    GpioDataRegs.GPADAT.bit.GPIO25 = 1;
    DELAY_US(510);
}

void init_mcbsp_reg(void)
{
    // McBSP-A register settings
    McbspaRegs.SPCR2.all=0x0000;         // Reset FS generator, sample rate generator & transmitter
    McbspaRegs.SPCR1.all=0x0000;         // Reset Receiver, Right justify word, Digital loopback dis.
    McbspaRegs.PCR.all=0x0F08;           //(CLKXM=CLKRM=FSXM=FSRM= 1, FSXP = 1)
    //    McbspaRegs.PCR.bit.FSXM = 0;
    //    McbspaRegs.SPCR1.bit.DLB = 1;
    McbspaRegs.SPCR1.bit.CLKSTP = 2;     // Together with CLKXP/CLKRP determines clocking scheme
    McbspaRegs.PCR.bit.CLKXP = 1;        // CPOL = 0, CPHA = 1 rising edge have delay
    McbspaRegs.PCR.bit.CLKRP = 1;
    McbspaRegs.RCR2.bit.RDATDLY=0;      // FSX setup time 0 in master mode. 0 for slave mode (Receive)
    McbspaRegs.XCR2.bit.XDATDLY=0;      // FSX setup time 0 in master mode. 0 for slave mode (Transmit)

    McbspaRegs.RCR1.bit.RWDLEN1=0;       // 8-bit word
    McbspaRegs.XCR1.bit.XWDLEN1=0;       // 8-bit word

    McbspaRegs.SRGR2.all=0x2000;         // CLKSM=1, FPER = 1 CLKG periods
    McbspaRegs.SRGR1.all= 0x000F;        // Frame Width = 1 CLKG period, CLKGDV=16

    McbspaRegs.SPCR1.bit.DXENA=1;
    //        McbspaRegs.XCR1.bit.XFRLEN1 = 1;
    //        McbspaRegs.SRGR2.bit.GSYNC = 1;
    //    McbspaRegs.SRGR2.bit.FSGM = 1;
    //    McbspaRegs.SRGR2.bit.FPER = 7;
    //    McbspaRegs.SRGR1.bit.FWID=0;



    McbspaRegs.SPCR2.bit.GRST=1;         // Enable the sample rate generator
    delay_loopa();                        // Wait at least 2 SRG clock cycles
    McbspaRegs.SPCR2.bit.XRST=1;         // Release TX from Reset
    McbspaRegs.SPCR1.bit.RRST=1;         // Release RX from Reset
    McbspaRegs.SPCR2.bit.FRST=1;         // Frame Sync Generator reset

}
// 设置片选信号
void WIZ_MCBSP_CS(uint8 val)
{
    if (val == 0)
    {
        GpioDataRegs.GPADAT.bit.GPIO24 = 0;
    }
    else if (val == 1)
    {
        GpioDataRegs.GPADAT.bit.GPIO24 = 1;
    }
}

// 设置MCBSP 的发送数据
uint8 MCBSP_SendByte(uint8 byte)
{
    uint8 SPIRXD;
    McbspaRegs.DXR1.all= byte;
    while( McbspaRegs.SPCR1.bit.RRDY == 0 ) {}
    SPIRXD = McbspaRegs.DRR1.all;
    return SPIRXD;
}

驱动代码中的RESET、SPISTE引脚的 GPIO配置可以按照我的样式根据自己的需求修改

    //Configure GPIO49 as  RESET
//    GpioCtrlRegs.GPBPUD.bit.GPIO49 = 0;// Enable pullup
//    GpioDataRegs.GPBSET.bit.GPIO49 = 1;   // Load output latch
//    GpioCtrlRegs.GPBMUX2.bit.GPIO49 = 0;  //
//    GpioCtrlRegs.GPBDIR.bit.GPIO49 = 1;   // GPIO49 = output

    GpioCtrlRegs.GPAPUD.bit.GPIO25 = 0;// Enable pullup
    GpioDataRegs.GPASET.bit.GPIO25 = 1;   // Load output latch
    GpioCtrlRegs.GPAMUX2.bit.GPIO25 = 0;  //
    GpioCtrlRegs.GPADIR.bit.GPIO25 = 1;   // GPIO49 = output

    //Configure GPIO23 as SPISTEA
//    GpioCtrlRegs.GPAPUD.bit.GPIO23 = 0;// Enable pullup
//    GpioDataRegs.GPASET.bit.GPIO23 = 1;   // Load output latch
//    GpioCtrlRegs.GPAMUX2.bit.GPIO23 = 0;  //
//    GpioCtrlRegs.GPADIR.bit.GPIO23 = 1;   // GPIO27 = output

    GpioCtrlRegs.GPAPUD.bit.GPIO24 = 0;// Enable pullup
    GpioDataRegs.GPASET.bit.GPIO24 = 1;   // Load output latch
    GpioCtrlRegs.GPAMUX2.bit.GPIO24 = 0;  //
    GpioCtrlRegs.GPADIR.bit.GPIO24 = 1;   // GPIO27 = output

//        GpioCtrlRegs.GPAMUX2.bit.GPIO23 = 2;   // GPIO23 is MFSXA pin
//        GpioCtrlRegs.GPAPUD.bit.GPIO23 = 0;     // Enable pull-up on GPIO23 (MFSXA)
//        GpioCtrlRegs.GPAQSEL2.bit.GPIO23 = 3;   // Asynch input GPIO23 (MFSXA)

以下是连续SPI数据传输的示例代码,可以在使用WIZ_mcbsp_init函数初始化完成端口并短接DX和DR数据输入输出接口后循环调用下面代码查看数据波形检查数据正确性

int aaa = 66;
WIZ_MCBSP_CS(0);
aaa = MCBSP_SendByte(2);
aaa = MCBSP_SendByte(4);
aaa = MCBSP_SendByte();
WIZ_MCBSP_CS(1);
DELAY_US(8);

来块小鱼饼干(≧^.^≦)
关注
  • 28
    点赞
  • 踩
  • 16
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
DSP学习总结——McBSP
bb1990521的专栏
10-08 4539
多通道缓冲串口模块的zheyib
dsp McBSP模块
hunterlew的专栏
12-03 5868
McBSP，是多通道缓冲串行接口。在DSP嵌入式系统中，常常用来连接音频编码解码芯片，串行AD/DA器件等。具有如下特性： 全双工； 两个数据缓冲寄存器； 独立的发送和接收帧和时钟； 多达129通道的发送和接收等等。 McBSP结构图如下： 首先对引脚进行介绍： CLKR：接收时钟 CLKX：发送时钟 CLKS：外部时钟源 DR“：串行数据接收 DX：串行数据发送
DSP28335学习笔记——McBSP配置为SPI
xiangsihexingchen的博客
05-20 5716
本文摘抄改编自http://blog.csdn.net/findaway123/article/details/20727017 权当学习与交流使用，谨向fi...
DSP的多通道缓冲串口McBSP（一）
qq_52449680的博客
04-20 8357
多通道缓冲串口（McBSP）:分为数据通路和控制通路： 数据通路主要是通过对应寄存器控制引脚（DR和DX）的数据收发的格式，完成数据的发送和接收。 控制通路主要通过对应寄存器控制时钟源选择、格式(CLKS和内部时钟等)， 位同步（CLKR/CLKX）、帧同步(FSX/FSR)信号格式。 数据通路 传输数据寄存器：DRR、DXR 从时序图可看出D（R/X）按照数据单元读取，相1有2个数据单元,每个数据单元位数为12bit； 相2有3个Element，每个数据单元位数为8bit； 图...
DSP的多通道缓冲串口McBSP（二）
qq_52449680的博客
05-01 2652
1、配置从设备（MCBSP）的数据格式寄存器： （1）与AIC33相同 单相帧，每帧2个数据单元（Element），每个数据单元16bit，1位延迟。具体配置如下表： （2）采用右对齐、高位补零 一次完成读双声道数据：由RSR到RBR时，32bit逐位进入。 双声道数据从RBR到DRR分两次完成：每次16位。 时序图可看出DRR按照数据单元读取。 串口控制寄存器（SPCR） RJUST：SPCR[14:13],接收符号扩展和对齐模式位. RJUST = 0：在DRR中右对齐，MSB零填充.
McBSP接口概念和使用
最新发布
celerylxq的专栏
12-07 951
McBSP包括一个数据通道和一个控制通道，通过7个引脚与外部设备连接。数据发送引脚DX负责数据的发送，数据接收引脚DR负责数据的接收，发送时钟引脚CLKX，接收时钟引脚CLKR，发送帧同步引脚FSX和接收帧同步引脚FSR提供串行时钟和控制信号。McBSP 是英文Multichannel Buffered Serial Port (多通道缓冲串行口)的缩写McBSP是TI公司生产的数字信号处理芯片的多通道缓冲串行口。
DSP28335 Mcbsp SPI实现软件片选
qianshishangdi的博客
08-28 3797
思路是把FSX（片选）引脚设置为GPIO脚，控制输出 具体代码如下 管脚初始化函数修改如下 InitMcbspbGpio(void) { …… GpioCtrlRegs.GPAMUX2.bit.GPIO27 = 0; // 把GPIO27设为GPIO脚 GpioCtrlRegs.GPADIR.bit.GPIO27 = 1; //引脚GPI...
TMS320C6000 McBSP使用说明
08-26
要学习DSP C6000 McBSP的可以看一看
McBSP.rar_MCBSP_dsp mcbsp_dsp的mcbsp
09-22
**MCBSP（Multi-Channel Buffered Serial Port）是德州仪器（TI）的DSP（Digital Signal Processor）处理器中的一种多通道缓冲串行端口接口，常用于实现数字音频、串行通信和其他高速数据传输应用。本篇文章将深入...
McBSP.rar_DSP程序_MCBSP_dsp mcbsp
09-19
【McBSP.rar_DSP程序_MCBSP_dsp mcbsp】是一个与数字信号处理（DSP）相关的资源包，其中包含了TI公司C5402 DSP芯片上使用的McBSP（Multi-Channel Buffered Serial Port，多通道缓冲串行端口）的实验程序。...
MCBSP.rar_MCBSP_dsp mcbsp_mcbsp dsp
09-14
3. **通信系统**：在无线通信中，MCBSP用于实现高速串行通信，如射频前端和基带处理之间的数据交换。 4. **传感器接口**：连接传感器和DSP，进行数据采集和处理。 ### DSP中的MCBSP集成 在TI的DSP芯片中，MCBSP...
mcbsp_spi.rar_MCBSP_dsp串口初始化_dsp的mcbsp_mcbsp初始化_串口通信
09-24
在本文中，我们将深入探讨MCBSP在DSP串口通信中的初始化过程，以及如何使用MCBSP进行数据传输。** **一、MCBSP概述** MCBSP是一种高性能、低延迟的串行通信接口，它支持多种串行通信协议，如SPI（Serial Peripheral...
DSP28335的McBsp配置为SPI接口的DMA的收发配置程序.docx
09-15
在本文中，我们将深入探讨如何在TI的TMS320F28335 DSP上配置McBSP（多通道缓冲串行端口）作为SPI接口，并利用DMA（直接存储器访问）进行数据的发送和接收。TMS320F28335是一款高性能浮点数字信号处理器，广泛应用于...
DSP28335中spi的配置------mcbsp配置&自带的spi配置
僧哥叨叨叨
08-02 9175
之前写过一个dsp驱动w5200以太网的驱动，分别用到如题的两种方式 下面简单介绍下配置要点和收发等情况； spi的引脚控制主要用到 SPISOMI: 主入从出 SPISIMO:主出从入 SPICLK：时钟 第一种方式：mcbsp配置成spi —————————————————–mcbsp—————————————————————————————- void LAN1_Gpio(...
McBsp接口使用和概念
热门推荐
findaway123的专栏
03-07 3万+
McBSP包括一个数据通道和一个控制通道，通过7个引脚与外部设备连接。数据发送引脚DX负责数据的发送，数据接收引脚DR负责数据的接收，发送时钟引脚CLKX，接收时钟引脚CLKR，发送帧同步引脚FSX和接收帧同步引脚FSR提供串行时钟和控制信号。 McBSP 是英文Multichannel Buffered Serial Port (多通道缓冲串行口)的缩写 McBSP是TI公司生产的数字信号处
TI DSP McBSP DMA
jingling122的博客
09-16 2112
概述 5509的McBSP具有： .双缓冲发送，三缓冲接收，支持连续的数据流 .支持全双工通信； .支持独立的（由内部产生或外部输入的）收发时钟信号（CLKX、CLKR）和帧信号（FSX、FSR）； .128通道时分复用； .支持DMA触发事件和中断触发； .传输字的长度（字长）可以是8、12、16、20、24、32位，一次可传输1~128个字（帧长）； .支持数据压缩和符号扩展功能...
McBSP
Vanau的博客
08-03 9245
本文摘抄改编自http://blog.csdn.net/findaway123/article/details/20727017 权当学习与交流使用，谨向findaway兄致以敬意。TMS320F28335总共有2个McBSP（多通道缓冲串口）接口。每个接口有六根引脚， 分别是： MCLKX（发送时钟引脚） MCLKR（接收时钟引脚） MFSX（发送帧同步引脚） MFSR（接收帧同
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值