1. 简述触发器,锁存器和缓冲器的作用。
触发器是二进制的物理形式,二进制用触发器存,每一个触发器代表一位,是最小的记
忆单元
锁存器是带有记忆信号的电路,如果不给新的信号就会保持之前的电平,分时复用就是
用锁存器实现
缓冲器:因为cpu速度比较快外设比较慢,所以设置一个缓冲区,当cpu向外设发出数据
时利用缓冲区减慢速度,外设发送数据向cpu时候利用缓冲区加快速度
2. 什么是中断,计算机使用中断有什么好处
cpu在执行对应程序时突然有外部事件打断cpu正在执行的程序,cpu转去执行对应的中断
服务程序,等中断服务程序执行结束再返回到主程序里继续执行原来的程序叫中断
好处:cpu可以并行工作,当外设或紧急情况发生后再利用中断打断cpu正在执行运行的程
序,提高了cpu工作效率
3. 什么叫端口?通常有哪几类端口?计算机对I/O端口编址时通常采用哪两种方法?在
8086/8088系统中用哪种方法对I/O端口进行编址?
I/O设备有一些专用的地址,地址对应一些寄存器,寄存器就是端口
三类端口:数据端口,控制端口,状态端口
寄存器对内存和I/O端口独立编址和统一编址
用内存和I/O端口独立编址
4. 8086执行了一个总线周期是指8086做了哪些可能的操作?基本总线周期如何组成?在一个
典型的读存储器的总线周期中,地址信号,ALE信号,RD非信号,数据信号分别在何时产
生?
对I/O,内存进行读写操作或者取指令
基本总线周期由T1 T2 T3 T4组成
ALE和地址信号在T1产生,RD非信号在T2产生,数据信号在T3产生,若存储器在T3内来
不及提供数据,8086在总线周期中的T3后插入等待状态TW,存储器将在某TW中给出数据
5. 什么是中断类型码,中断向量,中断向量表?在基于8086/8088的微机系统中中断类型码
和中断向量表有什么关系?
中断的编码序号为中断类型码
中断向量是中断服务的入口地址
中断向量表是存放中断向量的区域
中断类型码×4就是所在中断向量表的地址
6. 8086cpu从功能上分为几部分?各部分有什么组成?各部分的功能是什么?
两部分:EU执行部件和BIU总线接口部件
执行部件由以下四部分组成:四个通用寄存器AX,BX,CX,DX
四个专用寄存器:BP,SP,SI,DI
标志寄存器FR
算数逻辑单元ALU
执行部件功能:负责执行所有指令,向总线接口部件提供指令执行的结果和地址,并对
通用寄存器和标志寄存器进行管理
总线接口部件BIU由以下部分组成:四个段寄存器CS,DS,SS,ES
16位指令指针寄存器IP
20位地址加法器
六字节指令队列
总线接口部件BIU功能:执行外部总线周期,负责cpu与主存储器和外设之间信息交换
7. 8086如何相应一个外部的INTR中断请求?
①发出应答信号
②被响应的外设通过D0-D7的8位数据线提供中断类型码n(由8259提供),cpu接到中断类型
码后将他左移两位形成向量表指针存入暂存器
③把FR压栈同时IF和TF设为0,以禁止中断响应过程中其他可屏蔽中断进入,同时也禁止
了中断过程中出现单步中断
④把CS压栈
⑤将IP压栈(保护断点)
⑥从中断向量表取出中断服务入口地址偏移地址给IP
⑦从中断向量表取出中断服务入口地址段基址给CS
8. 数据存储位置有哪些?访问这些数据可采用的寻址方式有哪些?对这些位置的数据方位速
度是否相同,为什么?
位置有寄存器,内存和I/O端口
寄存器操作数可采用寄存器寻址
存储器操作数可采用直接寻址,寄存器间接寻址,寄存器相对寻址,寄存器变址寻址,相
对基址变址寻址
I/O端口访问有专门的I/O指令,有直接寻址和间接寻址
速度不同,寄存器位于cpu内部所以速度最快,存储器较慢因为需要通过系统总线访问内
存,端口访问最慢属于输入输出操作
9. 什么是总线,简述各类总线的应用场合。
总线(Bus)是计算机各种功能部件之间传送信息的公共通信线,它是CPU、内存、输
入、输出设备传递信息的公用通道,主机的各个部件通过总线相连接,外部设备通过相
应的接口电路再与总线相连接,从而形成了计算机硬件系统。
按总线功能或信号类型来分,有数据总线、地址总线和控制总线。按总线的层次结构分来为,有:
① CPU 片内总线:微机系统中速度最快的总线,主要在 CPU 内部,连接 CPU 内部部件,提供系统原始的控制和命令。
②系统总线:在系统总线和 CPU 总线之间的一级总线,提供 CPU 和主板器件之间以及CPU 到高速外设之间的快速信息通道。
③通信总线:也称为外部总线,是微机与微机、微机与外设之间进行通信的总线。10. 什么是DMA传送?简述在最小模式下8086如何响应一个总线请求
DMA传送:不需 CPU干预,由硬件实现存储器与外设之间交换数据
首先DMAC通过HOLD引脚向cpu发出请求信号,若cpu允许DMA传送,通过HLDA引脚
发出允许命令;此时cpu总线交权,有关的所以引脚变为高阻态,总线的控制权交给
DMAC处理,当DMAC传送结束后,DMAC取消向cpu发出HOLD信号,cpu重新取回总线
控制权
11. 简述cpu与外设交换数据的方式,并说明每种方式的特点
无条件传送方式、查询传送方式、中断控制方式、直接存储器存取控制方式DMA
(1)程序控制方式: 特点是依靠程序的控制来实现主机和外设的数据传送,三种方式都是以CPU 为中心的控制方式,都需要 CPU 执行程序来进行 I/O 数据传送。
①无条件传送方式:程序简单,所需的硬件和软件都比较少、传送速度快,但必须在确信外设已准备好的情况下才能使用。适用于简单外设
②查询传送方式:CPU 通过程序不断查询相应设备的状态,状态不符合要求,则 CPU需要等待;只有当状态信号符合要求时,CPU 才能进行相应的操作。硬件线路简
单,程序易于实现;缺点是 CPU 利用率低下,实时性差。适用于有控制口或状态口
的
③中断控制方式: 外设在准备就绪的条件下通过请求引脚信号,主动向处理器提出交换数据的请求。CPU与外设、外设与外设之间能并行工作。一般适合于传送数据量少
的中低速外部设备,尤其适合实时控制中的紧急事件处理,对于高速外部设备的大
批量数据传送不适合。适用于要求有及时性的。
(2)直接存储器存取控制方式(DMA):CPU 不参加数据传送,而是由 DMA 控制器来实
现内存与外设,外设与外设之间的直接传递。此种方式适用于需要大量数据高速传送
的场合。CPU 与外设可以并行工作,提高了 CPU 的效率。
12. 一般接口电路中应具有哪些电路器件?
①输入/输出数据锁存器和缓冲器,用于解决 CPU 与外设之间速度不匹配的矛盾,以及起
隔离和缓冲的作用。
②控制命令和状态寄存器,以存放 CPU 对外设的控制命令以及外设的状态信息。
③地址译码器,用于选择接口电路中的不同端口(寄存器)。
④读写控制逻辑。
⑤中断控制逻辑。
13. 比较串行通信与并行通信的优缺点
从传送距离上看:
并行通信适用于近距离的传送,而串行适用于远距离的数据传送
从传送速度上看:
并行通信比串行通信的传送数据的速度快的多
从传送设备和费用上看:
在远距离传送中通信线路的费用占很大比重,因而串行通信的费用由于传送线少而比
并行通信费用低很多
14.什么叫总线周期?8086cpu的一个总线周期包括多少时钟周期,什么情况下要插入Tw等
待周期?插入多少Tw取决于什么
8086/8088CPU 把 BIU 完成一次访问主存储器或外设操作所需的时间称为一个总线周
期。
一个总线 周期最少包含 4 个时钟周期(T1~T4)。
当访问存储器(读/写)或外设时,存储器或外设不能及时地配合 CPU 传送数据,T3
之后插入一个或 多个等待周期 Tw。 当存储器或外设准备好数据,通过“READY”发“准备
好”信号,CPU 接收到这个信号后,会自动完成 Tw 状态进人 T4 状态,因此插入多少个
Tw 取决于“READY"信号,即取决于主存或外设的速度。
15. 在8086/8088系统中,什么是最大模式?什么是最小模式?用什么方法将8086/8088置为
最大模式或最小模式?
最小模式是单处理器模式,所有的总线控制信号都直接有8086/8088产生
最大模式:系统中包括多个处理器,其中一个处理器是8088/8086,其他处理器是协助
处理器
8086/8088有一个MN/MA非引脚,接高电平时是最小模式,接低电平是最大模式
16. 8259的主要功能是什么?三个寄存器IRR,IMR和ISR各有什么作用?
8259主要功能是管理中断,同时可提供对应中断的中断类型码,还可以控制中断的优先
级
ISR是中断服务寄存器,谁被服务谁为1
IRR是中断请求寄存器,谁被请求谁为1
IMR是中断屏蔽寄存器,谁被屏蔽谁为1
17. 简述半导体存储器的主要技术指标
存储容量。存储器可以存储的二进制信息总量称为存储容量。
存取时间:从启动一次存储器操作到完成该操作所经历的时间;
存储周期:启动两次独立的存储器操作之间所需的最小时间间隔。
可靠性:通常以平均无故障工作时间来衡量存储器的可靠性
存储带宽:单位时间传输的信息量。
18. 在8086中对内存为什么要分段?逻辑地址,偏移地址和物理地址分别指什么?与分段有
关的寄存器有哪些?
8086系统中的寄存器都是16位的,而内存寻址范围是1MB,16位的寄存器无法保存20位
的地址,所以进行分段管理。将1MB的内存空间分成若干逻辑段,段的地址范围不超过
64K。每个段开始地址为16整数倍。
逻辑地址是指段地址:偏移地址的一种表示方法,如1234H:5678H
偏移地址指的是段内某个存储单元对该段首地址的偏移量
物理地址是20位的地址,是唯一的是,内存单元地址的物理形式
与分段有关的寄存器有:CS(代码段寄存器)、DS(数据段寄存器)、SS(堆栈段寄
存器)、ES(附加段寄存器)。
19. 外设向cpu申请中断,但cpu不响应,其原因可能有哪些?
外设申请中断时间太短,cpu反应不过来,检测不到中断
当前指令未执行完
cpu处于关中断状态,级IF=0
正在执行更高级别的中断
该中断被屏蔽
20. 简述RAM种类,并说明各有什么特点
SRAM(静态 RAM)和 DRAM(动态 RAM)
两种都需要通电才能保存数据
SRAM速度快容量小,不需要刷新就能保存数据,常用作Cache
DRAM相对速度较慢,容量较大,需要刷新才能保存数据
21. 简述8086cpu对外中断的响应条件和处理过程。
不可屏蔽中断:一旦发生就向 CPU 发中断请求,CPU 应在当前正在执行的指令结束后
响应这一 中断请求,进行中断处理。
可屏蔽中断:在当前正在执行的指令结束后,IF=1且没有被屏蔽,没有更高级的中断在
执行时被响应
处理过程:
①发出应答信号
②被响应的外设通过D0-D7的8位数据线提供中断类型码n(由8259提供),cpu接到中断
类型码后将他左移两位形成向量表指针存入暂存器
③把FR压栈同时IF和TF设为0,以禁止中断响应过程中其他可屏蔽中断进入,同时也
禁止了中断过程中出现单步中断
④把CS压栈
⑤将IP压栈(保护断点)
⑥从中断向量表取出中断服务入口地址偏移地址给IP
⑦从中断向量表取出中断服务入口地址段基址给CS
22.8259A对中断优先权的管理方式有哪几种?各是什么含义?
①完全嵌套方式:8259A 允许比它级别高的中断请求进入,禁止与它同级或低级中断请
求进入。中断请求有固定的中断级别,IR0 最低,IR7 最高。
②自动循环方式:IR7~IR0 优先级别不固定。每当任何一级中断被处理完,它的优先级别
就被改变为最低,而将最高级赋给比它低一级的中断请求。
③中断屏蔽方式:由 CPU 在任何时候都可安排一条清除中断指令。
23. 在基于8086的微型计算机中,存储器是如何组织的?是如何与处理器总线连接的?BHE
非信号起什么作用?
8086一共有20根地址线,寻址空间是1MB,而存储器一个基本单元(字节)有 8 根数据
线,为了能取到字和字节,8086分了奇偶地址体,奇地址体和偶地址体是平分的,每个
512KB,奇地址体数据线连接的是D8-D15,奇地址体控制信号是BHE非,偶地址体数据线
连接的是D0-D7,控制信号是A0,BHE非是数据总线高8位是否有效引脚
24. 8255A的方式0一般使用在什么场合?在方式0时,如果要使用查询方式进行输入输出,应
该如何处理?
无条件传送和查询传送
如果使用查询方式,我们要定义一个状态口,根据状态口的状态决定数据是否进入输入
输出,如果状态口准备好了就执行对应的操作,如果没有准备好就继续查询,一般的状
态口用c口的某一位来设置数据口的某一位
25. 简述ROM的类型及各类型有什么特点?
ROM 有 PROM、EPROM 和 EEPROM。
①ROM 为只读存储器,制造时数据就已经固化好,使用中不可以改变
②PROM 为一次可编程只读存储器,出厂时内容为空白,只可以写入一次数据
③EPROM 为紫外线可擦除只读存储器,出厂时内容为空白,写入数据后可以通过紫外线
照射擦除,可以多次写 入和擦除
④EEPROM 为电可改写只读存储器,出厂时内容为空白,写入数据后可以使用电信号擦
除,可以多次写入 和擦除
26. 简述微处理器,微型计算机和微型计算机系统的概念,说明三者之间有什么不同?
微处理器是cpu,由控制器,运算器和寄存器组成。能完成取指令、执行指令以及与外界
主存储器和逻辑部件交换信息的功能,是微型计算机的核心
微型计算机是由微处理器,主存储器、输入设备输出设备、接口电路和系统总线构成的
裸机系统
微型计算机系统是以微型计算机为主机配上系统软件和外设之后而构成的计算机系统,
三者由很大不同,微型处理器是微型计算机的组成部分,微型计算机是微型计算机系统
的组成部分
27. 简述微型计算机系统的工作过程
首先将程序和数据通过输入设备送人主存储器,cpu通过总线接口去存储器里读要执行的
指令,然后给cpu分析,为了他们能同时执行引入了流水线技术确保能更高指令的运行,
总之微型计算机的基本工作是取指令、分析指令、执行指令,如此重复,从而实现程序
基本功能
28. 什么是中断嵌套?使用中断嵌套有什么好处?对于可屏蔽中断实现中断嵌套的条件是什
么?
微处理器在处理低级别中断时被高级别中断打断,等高级中断处理完毕后,再接着执行
低级的未处理完的程序,这就是中断嵌套
好处是提高了中断的实时性
条件:微处理器处于中断允许状态(IF=1)
中断请求的优先级高于正在执行的中断处理程序的优先级
中断请求未被屏蔽
没有不可屏蔽中断请求和总线请求。
29. 简述8259的基本组成部分
8259A 由 8 个部分组成。
①8 位中断请求寄存器 IRR,用来存放从外设来的中断请求信号 IR0 ~ IR7;
②8 位中断屏蔽寄存器 IMR,用来存放 CPU 送来的屏蔽信号;
③8 位中断服务寄存器 ISR,用来记忆正在处理中的中断级别;
④优先级判别器 PR,也称优先级分析器;
⑤控制逻辑;
⑥数据总线缓冲器;
⑦读/写逻辑;
⑧级联缓冲器/比较器。
其中,IRR、IMR、ISR、PR 和控制逻辑五个部分是实现中断优先管理的核心部件
30. 比较8255A三种工作方式的应用场合有何区别?
方式0:ABC三口都可工作在方式0,基本输入输出方式,适用于无条件或查询传送方式
方式1:AB可工作在方式1,选通输入输出方式,可工作中查询和中断方式下
方式2:只有A可工作在方式2,双向输入输出方式,可工作在查询和中断方式下,输入输
出不能同时进行
31. 简述8086和8088有什么不同
①8086有16根数据线,8088有8根
②8086有6字节指令队列,8088有4字节
③8086有BHE非,8088有SSO,8088不区分奇偶地址
④8086的控制信号时M/IO非,8088的控制信号IO/M非
32. 在计算机上运行汇编语言程序的步骤是什么?
用编辑文件如 EDIT 编辑源文件,形成.ASM 文件;
用汇编程序(MASM)把.ASM 源文件 汇编成目标文件.OBJ;
用连接程序(LINK)把.OBJ 文件转换成.EXE 可执行文件;
运行可执行文 件.EXE;
若有错,使用 DEBUG 进行调试
33. cpu响应中断的条件是什么?简述中断处理过程
条件:外设提出中断请求,当前指令执行结束,如果是INTR中断IF=1,如果是8259中断
则IMR没有屏蔽
过程:中断请求,中断判优,中断响应,中断处理,中断返回
中断响应要依次做以下工作:
①取中断类型码给中断向量表
②标志寄存器FR压栈,IF,TF设为1
③压CS,压IP
④从中断向量表取出新的ip送中断服务入口地址
⑤从中断向量表取出新的cs送中断服务入口地址
NMI和内部中断没有①
34. 冯诺依曼计算机的基本设计思想是什么?
存储程序、程序控制
提前把要用的指令存放在内存中,用CS和IP共同指向这个地址一句一句执行完,冯诺依
曼计算机由运算器、存储器、控制器输入和输出设备组成
35. 为什么主程序和中断服务都要安排开中断指令?
在主程序中设置中断向量或从中断返回时,要允许中断进来,设置IF=1在中断服务程序
中为了实现中断嵌套,在执行中断的过程中又有一个中断到来转去执行另一个中断,而
另一个中断比这个中断优先级高,在进入中断后cpu会自动关IF、TF开IF
36. 在对存储芯片进行片选时,需要使用译码器,全译码方式、部分译码方式和线选方式各
有何特点?
全译码:使用了全部地址线,需要使用译码器,需要自己设置地址,具有唯一性:一块
单元只对应一个地址和连续性
全译码方式的优点是地址连续且地址唯一,不会出现地址未用或地址重叠的情
况。
缺点是由于使用了译码器所以电路较为复杂,需要多种逻辑门电路。
部分译码:相比全译码少用了几根地址线,一个存储单元有多个地址,n位没有使用的地
址线产生2的n次方种地址,地址范围出现重叠,相比于全译码方式,部分译
码方式译码较为简单
线选:用地址线直接连接片选CS非,存储器芯片中一个存储单元有多个地址,地址可能
不连续
线选法的优点是不需要译码电路,设置极为简单。缺点是地址不连续,未将所有
地址用完
37. IO接口的信号有哪几种?各有什么特点?
接口信号通常有4种:开关量、数字量、脉冲量和模拟量。
开关量:只有2种状态,用一位二进制数(0或1)表示开或关。数字量:二进制形式的数据或是已经过编码的二进制形式的数据。
脉冲量:脉冲信号是以脉冲形式表示的一种信号。关注的是信号发生的跳变情况模拟量:用模拟电压或模拟电流幅值大小表示的物理量。
38. 8086CPU 的形成三类总线时,为什么要对部分地址线进行锁存?用什么信号控制锁存?
8086 系统中采用什么地址锁存器?
8086有16根数据线,20根地址线,为了减少芯片引脚数量,采用了分时复用的方式即在
同一个地址线上不同时间传送不同信息,因此在总线周期T1传送出地址信息,用ALE信
号控制。
8086/8088CPU 系统中采用 8282或 74LS373 地址锁存器,一片 8282 只能锁存 8 位的
地址,所以至少要 3 片才能完整的锁存20位的地址。
39. 什么是中断类型码?什么是向量地址?什么是中断向量?他们之间有什么关系?
中断类型码就是中断中的排号
向量地址是位于中断向量表的位置
中断向量是指中断服务程序的入口地址
类型码*4就是中断向量表的地址,去中断向量表的地址的单元里取出连续的四个字节拼
成入口地址,4个字节就是中断向量,拼成的入口地址就是中断服务程序的入口地址
40. 简述指令周期,总线周期和时钟周期的关系。如果在存储器读周期时,存储器的速度
较慢,无法与cpu匹配应采取什么措施?
执行一条指令所需要的时间称为指令周期,一般为多个总线周期组成
总线周期是访问一次I/O接口或存储器所需的时间,一般为四个时钟周期,如果取不到数
据会插入TW周期
时钟周期是cpu的最小时间单位,是主频的倒数
如果存储器的存取速度较慢,可设计一个等待电路向 CPU 发出请求延长总线周 期的
READY信号,CPU 接到此信号后就在T3和T4之间插入若干个等待周期 TW。
41. CPU响应中断时,为什么要执行两个连续的中断响应周期?
第一个INTA非周期cpu向8259发出响应信号,告诉8259中断被响应,让8259对应的寄存
器置位复位,8259准备类型码
第二个INTA非周期8259将准备好的类型码提供给cpu,cpu拿到类型码后转换成中断向量
表地址去找到对应的入口地址
42. 论述程序查询方式的工作原理,与查询方式相比,中断传送方式有什么优点?
程序查询方式在传送数据前先查询外设状态,当外设准备号好cpu传送数据,如未准备
好,则一直查询直到准备好为止
中断传送方式优点:与cpu是并行工作的,提高了cpu的工作效率
43.简述8086内部中断的种类及特点?
内部中断又称软件中断,包括除法出错中断,溢出中断,单步中断,INT n指令中断
特点:中断类型码是提前设置或直接给出的
内部中断的优先级高于外部中断(单步中断除外)
内部中断不可屏蔽(单步中断除外)
不执行INTA非总线周期
44. 8086处理器的输入控制信号RESET,HOLD,NMI,INTR,INTA,ALE其含义各是什么?当它
们有效时,8086cpu将出现何种反应?
RESET是复位信号,需要外部输入4个周期高电平,RESET以后大部分寄存器被清零,
只有CS被换成0FFFFH
HOLD是总线请求信号,有效时DMA会向CPU申请总线控制权
NMI是不可屏蔽中断,有效时表示外界向cpu申请不可屏蔽中断
INTR是可屏蔽中断,有效时向cpu申请可屏蔽中断
INTA 中断响应信号,在中断响应过程中,CPU向 8259A的INTR 引脚发2个负脉冲。作
用:第一个负脉冲逋知8259A,CPU允许中断请求,要求送中断类型;第二个负脉冲,
8259传输中断类型码。
ALE 是地址锁存允许信号,在任何总线周期的T1状态,ALE 输出有效电平,以表示当前
在地址/数据复用总线上输出的是地址信息。
45. DMA控制器有哪两种工作方式?并说明DMA传送的一般过程。
主方式和从方式
过程:外设通过HLOD向cpu发出请求,cpu判断让不让用,如果cpu允许DMAC用就会出
现高阻通过HLDA把总线使用权交给DMAC,传送完后cpu取回总线控制权
46. 8086cpu从功能上分为哪两部分?这样设计有什么优点?
执行部件EU 总线接口部件BIU
EU负责执行指令,BIU负责取指令,他们之间相互独立又相互配合,使得8086可以在执
行指令的同时进行取指令的操作,实现了取指令和执行指令的并行工作,大大提高了
cpu和总线利用率,提高了指令处理速度
47. 简述I/O接口的概念及其功能
I/O接口是外设连接到总线上的一组逻辑电路的总称,用以实现外设与主机之间的信息交
换
它的功能有:
(1)设置数据的寄存、缓冲逻辑,以适应CPU与外设之间的速度差异;
(2)进行信息格式的转换,如串行和并行的转换;
(3)协调CPU与外设在信息类型和电平上的差异,如电平转换驱动器、数/模和模/数转换器等;
(4)协调时序差异,同步 CPU与外设的工作;
(5)地址译码和设备选择功能,使CPU在某一时刻只能选中一个I/O端口;
(6)提供联络信号,承担 CPU与外设之间的联络工作,联络的具体信息有控制信息、状态信息和请求信号等,如外设的“Ready”、“Busy”等状态;
(7)设置中断和DMA控制逻辑,以保证在中断和 DMA允许的情况下,产生中断和DMA请求信号,并在接受到中断和 DMA应答之后完成中断处理和DMA传输。
48. DRAM为什么要刷新,存储系统如何进行刷新?
因为DRAM的本质是电容,电容不能长久保持信息需要不断充电放电,需要在放电完成之
前再冲上电才能保证里面的东西不会丢失
DRAM刷新时一个假读的过程,就是把对应单元的内容拿出来再送回去,用2164选中某
一行对应的读出来再送回去实现刷新,直到把所有行列刷新完就刷新完了
49. 简述8086微机系统中硬件中断和软件中断的区别
①硬件中断由硬件产生,软件中断由软件产生
②硬件中断时随机的,软件中断时已知的
③软件中断通常需要取类型码,硬件中断不需要
50. 8086有哪两部分组成,他们的主要功能各是什么?
8086CPU内部按功能分为两步分:总线接口单元(BIU)和执行单元(EU)。
BIU主要负责完成与存储器和I1/O设备之间的数据传递,具体任务:BIU从内存取指令送
到指令缓冲队列:CPU执行指令时,BIU配合EU从指定的内存单元或I/O端口取数据,或
者把 EU的操作结果传到指定的内存单元或外设端口。
EU主要负贵执行指令,具体任务;从BIU指令缓冲队列中取出指令进行译码和执行:进行算术、逻辑运算:向BIU提供指令的执行结果或接收 BIU 读取出来的指令所需要的数
据。
51. 分析指令和执行指令有啥区别?常用指示性语句主要包括哪些?
指令性语句由汇编后形成代码,直接命令CPU 去执行操作。指示性语句为伪指令,在汇
编程序过程中由汇编程序解释执行,不产生目标代码。
指示性语句有:定义数据、符号定义、段定义、段寄存器定义、过程定义,定位、汇编结束、子过程定义、宏定义伪指令。
52. 简述流水线技术,8086最简单的指令流水线怎么实现?
流水线技术就是并行技术,可以让取指令,分析指令,执行指令并行工作,以提高cpu的 运行效率
8086分为执行部件EU和总线接口部件BIU,执行部件是完成分析指令和执行指令的,总
线接口部件是完成取指令的,取完指令后送给EU进行分析和执行,如果EU需要BIU提供
新的操作数,那么BIU会为EU提供对应的操作数,如果不需要就会执行下一条要执行的指
令
53.简述8086微处理器构成的分体存储系统中读取一个字的过程。
8086为了读写一个字或者字节设置了奇偶地址体,奇存储体存放奇地址的数据,偶存储体
存放偶地址的数据,BHE非作为奇存储体的选择信号,A0作为偶存储体的选择信号,偶
地址开始的字也叫规格字,读取需要一个总线周期BHE非和A0均为0。奇地址开始的字也
叫非规格字,读取需要两个总线周期,第一个总线周期取奇地址字节,BHE非为0 A0为
1,第二个总线周期取偶地址字节,BHE非为1 A0为0
54. 简述存储器系统的3级层次结构及各层存储部件特点。
高速缓存存储器Cache 主存储器 外存
为解决容量、速度和价格的矛盾,存储系统采用3级层次结构,单位价格和速度自上而下
逐层减少,容量自上而下逐层增加。
55. I/O接口电路的主要功能是什么?一般的I/O接口电路由哪些部分组成
功能:地址译码,电平转换,输入缓冲,输出锁存,中断管理,定时计数
I/O 接口电路组成部分:I/O接口电路一般都由端口寄存器和控制逻辑两大部分组成。其中
端口寄存器包括数据缓冲寄存器、控制寄存器和状态寄存器,它们是接口电路的核心, 控制逻辑电路包括数据总线缓冲器、地址译码、内部控制逻辑、联络控制逻辑。
56. 简述中断调用和子程序调用的异同
相同点:都要转去执行对应的子程序或中断服务程序
都需要保护当前的运行位置
执行完后都需要调用返回指令,重新回到断点处,接着执行之前的程序
都可以实现嵌套,如中断嵌套子程序嵌套
不同点:中断请求是随机的,在程序执行的任何时刻都有可能请求;而子程序调用是主 动调用的
中断响应后,转去执行存放在固定地址的中断服务程序,而子程序是设定好的
中断返回指令为IRET,子程序返回指令为RET。
57. 8259A的中断屏蔽寄存器IMR与8086 中断允许标志IF有什么区别?
中断屏蔽寄存器IMR是在8259中被屏蔽的,是不能发送到INTR引脚上的,是禁止中断向
8086发送
中断允许标志IF是中断发送到8086之后8086给屏蔽掉的,是8086关闭了所有中断
58. 8086/8088CPU有哪些通用寄存器?分别说明用途,哪些通用寄存器用来指示存储单元的
偏移地址?
8086 CPU 中有8个通用寄存器AX、BX、CX、DX、SP、BP、SI、DI;8个通用寄存器
都可以用来暂存参加运算的数据或中间结果,但又有各自的专门用途。AX专用做累加
器,某些指令指定用它存放操作数和运算结果;CX为计数寄存器,在某些指令巾做计数
器使用;DX为数据寄存器;BX为基址寄存器,BP为基址指针,SI为源变址寄存器,DI
为目的变址寄存器,
BX、BP、SI、DI四个寄存器在数据寻址中用来存放段内偏移地址(有效地址)或段内偏移地址的一部分;SP为堆栈指示器,用来存放栈顶有效地址。
59.什么是中断源,识别中断源有哪些方法?
引起中断或发出中断申请的来源,称为中断源。
识别方法 ①每个中断源都有一条中断请求信号线,且固定一个中断服务程序的入口地
址,CPU一旦检测到某条信号线有中断申请,就进入相应的中断服务程序。
②向量中断,使用向量中断系统的中断源,除了能输出中断请求信号外,还能在CPU响应了它的中断请求后输出一个中断向量,CPU 根据这个中断向量能够
获得该中断源程序的入口地址,从而为其服务。
60. 简述存储器扩展类型
位扩展:当存储器的容量要求与芯片的容量相同,但位数不同,就需要进行位上扩展。
字扩展:当存储器的位数与芯片的相同,但是容量不足时,就需要在字上扩展。
字位同时扩展:是指在内存容量和数据位长宽两个方向上同时扩展。当需要组成的内存
容量为MxN时,若已有芯片为mxn,所需芯片数=(Mm)x(Nn)
61. 8086CPU引脚NMI 和INTR的异同?在中断响应过程中,8086往 8259A发的两个INTA信
号分别起什么作用?
NIM是不可屏蔽中断,边沿触发,中断类型号是固定的是2
INTR是可屏蔽中断,受中断允许标志IF控制,中断类型号是不固定的需要外部读入,高
电平有效,NMI优先级高于INTR
相同点:都是外部中断的输入引脚
作用:第一个INTA信号叫应答信号,8086响应了8259对应的中断请求
第二个INTA是8086从8259读取中断类型码
62. 什么是并行传送?什么是串行传送?什么是并行接口,什么是串行接口?
在数据传送过程中,一个字或一个字节的各位同时传送出去,这种传送方式称为并行传
送。
在数据传送过程中,一个字或一个字节的数据一位一位地被传送出去,这种传送方式称为串行传送。
I/O接口与I/O设备之间数据传送采用并行传送,则称为并行接口。I/O接口与I/O设备之间数据传送采用串行传送,则称为串行接口。
63. 8259A的初始化命令字和操作命令字的名称和功能是什么?
8259的初始化命令字:
ICW1:确定8259A的触发方式和工作方式(単片和级联)
ICW2:确定中断类型
ICW3:确定主片上的信号线连接从片的方式
ICW4:确定8259A的全嵌套方式,缓冲方式和结束方式。
操作命令字:在8259A工作期间,按不同的方式进行操作。OCW1:中断屏蔽控制字;
OCW2:中断结束和优先权循环控制字;
OCW3:设置屏蔽方式、中断查询和读状态控制字
64. 触发器、寄存器,存储器之间有什么关系?
触发器是计算机的记忆装置的基本单位,由晶体管原件、门电路组成,是寄存器、存储
器的基本组成单元,能够稳定地存储一位二进制代码。
寄存器由触发器构成,用来存储运算数据。包括缓冲寄存器、移位寄存器、计数器和累
加器等。一个触发器组成一位寄存器,多个触发器组成一个多位寄存器。
存储器由寄存器组成,是一个寄存器堆,每个存储单元相当于一个缓冲寄存器。存储器
是计算机中的主要存储部件,能保存数据僧息。主要分为主存和辅存,主存分为RAM和
ROM
65. 8259A中断控制器的功能是什么?三个寄存器IRR,IMR,ISR的作用是什么?
功能是:
①8259A中断控制器可以接受8个中断请求输入并将它们寄存。
②对8个请求输入进行优先级判断,裁决出最高优先级进行处理,它可以支持多种优先级处理方式。
③8259A可以对中断请求输入进行屏蔽,阻止对其进行处理。
④8259A可提供中断请求信号及发送中断类型码。
⑤8259A可以进行级联以便形成多于8级输入的中断控制系统。三个寄存器IRR,IMR 和 ISR的作用:
①中断请求寄存器IRR:保存8条外界中断请求信号IR0~lR7的请求状态。Di位为表示IRi引脚有中断请求;为0表示该引脚无请求。
②中断屏蔽寄存器IMR:保存对中断请求信号IR的屏蔽状态。Di位为1表示IR1中断被屏蔽(禁止);为0表示允许该中断。
③中断服务寄存器ISR:保存正在被 8259A服务着的中断状态。Di位为1表示IRi中断正
在服务中:为0表示没有被服务。
66. 8086为什么要区分奇偶地质体?
8086对外总线16条,可以一次性读写一个字的数据。为实现既可从外部读写一个字,又可从外部读写一个字节,所以区分了奇偶地址存储体。同时移入 BHE非引脚与地址线的最低
位A0配合实现读取一个字或字节。
67. 计算机的内存容量、主频。存储周期各是什么?
内存容量:指内存储器中能存储信息的总字节数
主频:指计算机的时钟频率.
存取周期:存储器进行一次完整的读/写操作所需的时间,也就是存储器连续两次读(或 写)所需的最短时间间隔.
68. I/O设备有哪些编址方式,各有何特点?
常用的 I/O 编址方式有两种:I/O 与内存统一编址和 I/O 独立编址。
I/O 与内存统一编址方式的 I/O 地址采用与主存单元地址完全一样的格式,I/O 设备与主存 占用同一个地址空间,CPU 可像访问主存一样访问 I/O 设备,不需要安排专门的 I/O 指
令。
I/O 独立 编址方式时机器为 I/O 设备专门安排一套完全不同于主存地址格式的地址编码,
此时 I/O 地址与主存地址是两个独立的空间,CPU 需要通过专门的 I/O指令。
69. 简述 CPU 读内存的基本过程
读内存的过程其实就是取指令(或取数)的过程,具体如下:
①CPU 先将待取指令(数据)的地址送上地址总线并译码指定到对应的内存单元。
②CPU 再发出读信号。
③内存单元内容的送出指令(数据)到数据总线。
④指令(数据)通过数据总线送到 CPU。
⑤取指令,CPU 内部存入指令队列,取数据时,数据存入 CPU 的指定寄存器
70. 什么是引脚的分时复用?请说出 8086CPU 有哪些引脚是分时复用引脚?如何分时复用?
8086 的数据线和地址线是分时复用的,所以常把 8086 的总线称为多路总线, 即某一时
刻总线上出现的是地址,另一时刻,总线上出现的是数据。正是这种引脚的分时使用方法
才能使 8086 用 40 条引脚实现 20 位地址、16 位数据及众多的控制信号和状态信号的传
输。
8086CPU 的分时复用的引脚有:地址/数据复用引脚是:AD15~AD0,在总线周期的 T1
状态,传送地址信息,在其它状态则传送数据信息;
地址/状态复用引脚是:A19/S6~A16/S3,这些引脚在总线周期的 T1状态输出地址的高4
位,在总线的 T2、T3、TW和 T4状态时,用来输出状态信息
71. 8086/8088 系统中可以引入哪些中断?
外部中断。两种外部中断:不可屏蔽中断 NMI 和可屏蔽中断 INTR。
内部中断又称软件中断,有三种情况引起:
①INT n :中断指令引起的中断
②CPU 的某些运算错误引起的中断:包括除法错中断和溢出中断
③由调试程序 debug 设置的中断:单步中断和断点中断
72. 8086/8088CPU 如何获得中断类型号?
对于内部中断:
①INT n:n 即为中断类型号
②除法出错中断自动获得类型号 0,INTO 溢出中断自动获得中断类型号4
③单步中断自动获得类型号 1,断点中断自动获得类型号 3。
对于外部中断:
① 不可屏蔽中断 NMI:自动获得中断类型号2
② 可屏蔽中断 INTR
CPU 响应可屏蔽中断,对中断接口电路发出两个中断响应信号
73.cpu与外设通信为什么需要接口电路?
CPU 与外设二者的信号不兼容,包括信号线的功能定义、逻辑定义和时序关系。
CPU 与外设的速度不匹配,CPU 的速度快,外设的速度慢。
若不通过接口,而由 CPU 直接对外设的操作实施控制,会使 CPU 处于穷于应付与外设
打交道之中,大大降低 CPU 的效率。
若外设直接由 CPU 控制,会使外设的硬件结构依赖于 CPU,对外设的发展
74. 简述I/O接口的基本功能,接口内部一般由哪些寄存器组成?
① I/O 设备的选择。
②对输入/输出的数据进行缓冲、隔离和锁存。
③对信号的形式和数据的格式进行变换。
④与 CPU 和 I/O 设备进行联络。
接口内部寄存器的种类:一般由数据、状态和控制三类寄存器组成。
75. 在最小模式下,8086cpu一个基本的总线周期一般由几个时钟周期组成?以读总线周期
为例,请说明在每个时钟周期中,cpu做了哪些工作?
8086 一个基本的总线周期一般由 4 个时钟周期(T1,T2,T3,T4)组成。
T1:CPU 向数据/地址分时复用总线上发出访问存储器或 I/O 端口的地址信息。
T2:CPU 从总线上撤销地址,发出R读控制信号,使复用总线的低 8位处于高阻状态。
T3:数据/地址分时复用总线的低 8 位上出现从内存或 I/O 端口读入的数据。
T4:8086 完成数据传送,控制信号变为无效,结束总线周期。
76. Intel2164A 是一种典型的动态 RAM 芯片。8 片 2164A 构成 64KB 存储器,如何利用 8
条地址线在芯片内寻址 64K 单元?用到哪些信号引脚?Intel2164A 数据读写是如何实现
的?用到哪些引脚?
DRAM 地址线采用行地址线和列地址线分时工作,DRAM 对外部只需引出 8 条地址线。
芯片内部有地址锁存器,利用多路开关,由行地址选通信号 RAS(Row Address
Strobe,4 号引脚),把先送来的 8 位地址送至行地址锁存器(2 分);由随后出现的列
地址选通 信号CAS (Column Address Strobe,15 号引脚)把后送来 8 位地址送至列地
址锁存器。
2164A 数据的读出和写入是分开的,由WE 信号控制读写。当WE 为高电平 时,读出,
即所选中单元的内容经过三态输出缓冲器在 DOUT引脚读出。当WE 为低电 平时,实现
写入。DIN 引脚上的信号经输入三态缓冲器对选中单元进行写入
77. 触发器、寄存器及存储器之间有什么关系?
①触发器是计算机记忆装置的基本单元,一个触发器能存储一位二进制代码。
②寄存器是由触发器组成的,一个触发器只有一个1位寄存器,多个触发器就可以组成一个多位寄存器。
③存储器由大量寄存器组成的,其中每一个寄存器称为一个存储单元,它可以存放一个有独立意义的二进制代码。
78.什么是中断响应?外设向 CPU 申请中断,但 CPU 不给予响应,其原因有哪些?
中断响应是当 CPU 接收到中断请求时,暂停当前程序的运行,保存断点地址,找到中断
服务程序 的入口地址,准备执行中断服务程序。
(1)CPU 处于关中断状态,IF=O;
(2)该中断请求已被屏蔽;
(3)该中断请求的时间太短,未能保持到指令周期结束;
(4)CPU 已释放总线(即已响应了 DMA 请求),而未收回总线控制权
79. 说明 8253 各个计数通道中三个引脚信号 CLK,OUT 和 GATE 的功能。
每个通道都有三根引脚线与外界联系。CLK 为外部输入计数脉冲。
引脚 GATE 为控制计数器工作的门控输入信号,根据工作方式的不同分为高电平触发计
数和正脉 冲触发计数
引脚 OUT 为定时时间到/计数结束输出信号,在不同的工作方式下,可以输出不同形式的
波型
80. CPU 内部由哪两部分功能部件构成?简述各自功能及其配合关系。
由 EU 和 BIU 组成。 EU 是执行部件,主要的功能是执行指令。BIU是总线接口部件,与
片外存储器及 I/O 接口电路 传输数据。EU 经过 BIU 进行片外数据的访问,BIU 为 EU 提
供将要执行的指令。EU 与 BIU 可分别独立工 作,当 EU 不需访问外部时,即不需要BIU
提供服务时,BIU 可进行填充指令队列的操作。
微机原理简答题
最新推荐文章于 2024-10-13 14:03:34 发布