嵌入式基础电路

1. 电路知识 1.1. 驱动能力 IC是数字逻辑芯片，其输出的是逻辑电平。逻辑电平0表示输出电压低于阈值电压，逻辑1表示输出电压高于阈值电压。负载则是被驱动的电路或元件，负载大小则指负载的电阻大小。 驱动能力主要表现在几个方面：

1. 负载能力：负载过大表现为外部负载的阻值过小，在电压不变的情况下，过小的阻值会导致电流过大，可能会烧坏器件。负载过小，表现为外部负载的阻值达大，在电压不变的情况下，过大的阻值会导致电流过小，信号会延迟和衰减。负载能力表现为其电流大小范围，所以外部负载大小必须合理设计。
2. 扇出(Fan-out)能力：表现为可以驱动多少个外部端口。
3. 响应速度：信号上长下降的时间，这也决定了信号工作频率的最大值。

 1.2. 逻辑电平 逻辑电平是指在数字电路中表示逻辑状态（0或1）的电压或电位。它用于确定信号的“低”和“高”状态，以便进行逻辑运算和数据处理。

TTL（Transistor-Transistor Logic）电平：TTL是一种广泛使用的逻辑电平标准，TTL电路通常需要5伏特的供电电源，阈值电压通常为2V。

CMOS（Complementary Metal-Oxide-Semiconductor）是一种常见的逻辑电平标准，广泛应用于数字集成电路和数字系统中。CMOS电平使用的是互补的MOSFET（金属氧化物半导体场效应晶体管）来表示逻辑状态。CMOS的工作电压为5V、3.3V、1.8V、1.2V甚至更低。CMOS电平是现代IC的主流电平。CMOS电平的阈值电压一般为工作电压的一半。  1.3. 输出状态

I/O的引脚输出状态除了高低电平两种状态之外，还有一个高阻状态(意味着阻值非常大,极限是悬空无穷大)。高阻状态在集成电路也被叫做Z态，其电平可能高也可能低，是受外部电路影响的。高阻态是一种输入状态，用来接收外部输入信息。

1.4. GPIO

芯片内存的输入电路一般是使用施密特触发器实现的，其作用是当输入电平高于阈值电压时，其输出一个稳定的高电平，当输入电平低于阈值电压时，其输出一个稳定的低电平。下图不IC输入电路示意图：

GPIO（General-purpose input/output），通用目的输入输出，指示IC的Pin可以用作输出或输入使用。

1.4.1. 输入模式

IO的输入模式表示IO准备用来接收外部信号的输入，其有3种状态。

1.高阻(High resistance)状态，即IO引脚处于一种高阻值状态，此状态不稳定，易受外部影响导致变高变低，不推荐使用。

2.上拉电阻(Pull-up resistor)，在输入模式下将引脚通过一个电阻与电源相连，这样就能够保证引脚在默认情况即位于高电平。上拉电阻(Pull-up resistor)，在输入模式下将引脚通过一个电阻与电源相连，这样就能够保证引脚在默认情况即位于高电平。因为IC有内阻，接入适合大小的上拉电阻，可以让输入引脚处电压为3.3V。当外部输入低电平时，无论是否接上拉电阻，输入电平都为0。上拉电阻也会在开漏输出中使用，选择合适的上拉电阻，可以提供相应的高电平。如下图，IIC总线上的SLC/SDA接了上拉电阻，这是因为EEPROM的SCL/SDA要求空闲时为高电平。

3.下拉电阻(Pull-Down Resistor)，在输入模式下，将引脚通过电阻连接到地，让引脚的高阻态变为低电平。