s5pv210开发板学习笔记（5）——时钟系统

SoC时钟系统简介：

1. 什么是时钟：时钟是同步工作系统的同步节拍。

2. 时钟的意义：SoC内部有很多器件，比如CPU、串口、DRAM控制器、GPIO等内部外设，这些东西要彼此协同工作，需要一个同步的时钟系统来指挥。

3. SoC的时钟获得方法：

1. 外部直接输入时钟信号，SoC有个引脚用来输入外部时钟信号，用的很少。

2. 外部晶振+内部时钟发生器产生时钟，大部分低频单片机都是这么工作的。

3. 外部晶振+内部时钟发生器+内部PLL产生高频时钟+内部分频器分频得到各种频率的时钟，210属于这种。

4. S5PV210属于第三种，为什么这么设计？

a. 为什么不用外部高频晶振产生高频信号直接给CPU？

主要是因为芯片外部电路不适宜使用高频率，因为传导辐射比较难控制；高频率的晶振太贵了。

b. 为什么要内部先高频然后再分频？

主要因为SoC内部有很多部件都需要时钟，而且各自需要的时钟频率不同，没法统一供应。因此设计思路是PLL后先得到一个最高的频率（1GHz、1.2GHz），然后各外设都有自己的分频器再来分频得到自己想要的频率。

5. 时钟和系统性能的关系、超频、稳定性:

一般SoC时钟频率都是可以人为编程控制的，频率的高低对系统性能有很大影响。

S5PV210建议工作频率800MHz～1.2GHz，一般我们都设置到1GHz主频。如果你设置到1.2GHz就叫超频。超频的时候系统性能会提升，但是发热也会增大，因此会影响系统稳定性。

6. 时钟和外设编程的关联:

每个外设工作都需要一定频率的时钟，这些时钟都是由时钟系统提供的。时钟系统可以编程控制工作模式，因此我们程序员可以为每个外设指定时钟来源、时钟分频系统、从而制定这个外设的工作时钟。

7. 时钟和功耗控制的关系:

SoC中各种设备工作时，时钟频率越高其功耗越大，发热越大，越容易不稳定，需要外部的散热条件越苛刻。

SoC内部有很多外设，这些外设不用的时候最好关掉（不关掉会一定程度浪费电），开关外设不是通过开关，而是通过时钟。也就是说我们给某个外设断掉时钟，这个外设就不工作了。

S5PV210的时钟系统简介

1. 时钟域：MSYS、DSYS、PSYS

MSYS: CPU（Cortex-A8内核）、DRAM控制器（DMC0和DMC1）、IRAM&IROM······
DSYS: 都是和视频显示、编解码等有关的模块
PSYS: 和内部的各种外设时钟有关，譬如串口、SD接口、I2C、AC97、USB等。

因为S5PV210的时钟体系比较复杂，内部外设模块太多，因此把整个内部的时钟划分为3大块，叫做3个域。
210内部的这些模块彼此工作时钟速率差异太大了，所以有必要把高速的放一起，相对低速的放一起。

2. 时钟来源：晶振+时钟发生器+PLL+分频电路

S5PV210外部有4个晶振接口，设计板子硬件时可以根据需要来决定在哪里接晶振。接了晶振之后上电相应的模块就能产生振荡，产生原始时钟。原始时钟再经过一系列的筛选开关进入相应的PLL电路生成倍频后的高频时钟。高频时钟再经过分频到达芯片内部各模块上。（有些模块，譬如串口内部还有进一步的分频器进行再次分频使用）

3. PLL：APLL、MPLL、EPLL、VPLL

• APLL：Cortex-A8内核 MSYS域

• MPLL&EPLL：DSYS PSYS

• VPLL：Video视频相关模块

4. S5PV210时钟域详解:

• MSYS域：

ARMCLK：给cpu内核工作的时钟，也就是所谓的主频。

HCLK_MSYS：MSYS域的高频时钟，给DMC0和DMC1使用

PCLK_MSYS：MSYS域的低频时钟

HCLK_IMEM：给iROM和iRAM（合称iMEM）使用

• DSYS域：

HCLK_DSYS：DSYS域的高频时钟

PCLK_DSYS：DSYS域的低频时钟

• PSYS域：

HCLK_PSYS：PSYS域的高频时钟

PCLK_PSYS：PSYS域的低频时钟

• SCLK_ONENAND

总结：210内部的各个外设都是接在（内部AMBA总线）总线上面的，AMBA总线有1条高频分支叫AHB，有一条低频分支叫APB。上面的各个域都有各自对应的HCLK_XXX和PCLK_XXX，其中HCLK_XXX就是XXX这个域中AHB总线的工作频率；PCLK_XXX就是XXX这个域中APB总线的工作频率。

SoC内部的各个外设其实是挂在总线上工作的，也就是说这个外设的时钟来自于他挂在的总线，譬如串口UART挂在PSYS域下的APB总线上，因此串口的时钟来源是PCLK_PSYS。

我们可以通过记住和分析上面的这些时钟域和总线数值，来确定我们各个外设的具体时钟频率。

5. 各时钟典型值（默认值，iROM中设置的值）:

• 当210刚上电时，默认是外部晶振+内部时钟发生器产生的24MHz频率的时钟直接给ARMCLK的，这时系统的主频就是24MHz，运行非常慢。

• iROM代码执行时第6步中初始化了时钟系统，这时给了系统一个默认推荐运行频率。这个时钟频率是三星推荐的210工作性能和稳定性最佳的频率。

• 各时钟的典型值：

freq(ARMCLK) = 1000 MHz

freq(HCLK_MSYS) = 200 MHz

freq(HCLK_IMEM) = 100 MHz

freq(PCLK_MSYS) = 100 MHz

freq(HCLK_DSYS) = 166 MHz

freq(PCLK_DSYS) = 83 MHz

freq(HCLK_PSYS) = 133 MHz

freq(PCLK_PSYS) = 66 MHz

freq(SCLK_ONENAND) = 133 MHz, 166 MHz

S5PV210时钟体系框图详解

要看懂时钟体系框图，2个符号很重要：一个是MUX开关，另一个是DIV分频器。

• MUX开关就是个或门，实际对应某个寄存器的某几个bit位的设置，设置值决定了哪条通道通的，分析这个可以知道右边的时钟是从左边哪条路过来的，从而知道右边时钟是多少。

• DIV分频器，是一个硬件设备，可以对左边的频率进行n分频，分频后的低频时钟输出到右边。分频器在编程时实际对应某个寄存器中的某几个bit位，我们可以通过设置这个寄存器的这些对应bit位来设置分频器的分频系数（譬如左边进来的时钟是80MHz，分频系统设置为8，则分频器右边输出的时钟频率为10MHz）。

寄存器中的clock source x就是在设置MUX开关；clock divider control寄存器就是在设置分频器分频系数。