数字钟——数字逻辑实验

---

1 🌵实验目的

（1）熟悉集成电路的引脚安排。

（2）掌握各芯片的逻辑功能和使用方法。

（3）熟悉数字电子钟的组成和工作原理。

（4）掌握数字电子钟的设计、组装与调试方法。

---

2 🌵实验仪器及材料

七段数码管显示器（共阴极） 6片

74LS48 6片

74LS90 12片

4MHz石英晶振 1片

74LS10,74LS00,74LS04,74LS74 各1片

电阻、电容、导线等 若干

具体器件可以根据实际设计方案作调整。下面是一些集成电路的引脚分布图：

---

3 🌵设计内容及要求

1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示的电子钟。

2. 用中小规模集成电路组成电子钟各部分电路，并进行级联、调试。

3. 画出框图和逻辑电路图，写出设计、实验总结报告。

总结：

由上图可以看出，振荡器产生的秒脉冲送入计数器，计数结果经过“时”、“分”、“秒，译码器，显示器显示时间。由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒"的数字显示出来。“时”显示由24 进制进制计数器，译码器，显示器构成;“分”、“秒”显示分别由60 进制的计数器，译码器，显示器构成，校时电路通过按键实现对时、分、秒的校准。

4. 选做：

（1）闹钟系统。

（2）整点报时。在59分51秒、53秒、55秒、57秒输出750HZ音频信号，在59分59秒时输出1000Hz信号，音响持续1秒，在1000Hz音响结束时刻为整点。

（3）日历系统。

（4）校时功能。

4🌵数字电子钟基本原理

1. 数字电子钟的构成

数字钟的逻辑框图如图8-1所示。它由石英晶体振荡器、分频器、计数器、译码器、显示器、校时和整点报时电路组成，石英晶体振荡器产生的信号经过几级分频作为秒脉冲，秒脉冲送入计数器计数，计数结果通过＂时＂、＂分＂、＂秒＂译码器显示时间。

（1）石英晶体振荡器（这部分电路仿真实验时可以直接用时钟信号源

代替）

（2）分频器

分频器电路将振荡器输出的4MHz高频方波信号进行几级分频，得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

（3）计数器

秒脉冲信号经过6级计数器，分别得到＂秒＂个位，十位，＂分＂个位，十位以及＂时＂个位，十位的计时。＂秒＂、＂分＂计数器为60进制，＂小时＂为24进制。

（4）译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为七段数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

（5）数码管显示器

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为七段LED数码管来显示译码器输出的数字。

2. 数字电子钟的工作原理

（1）石英晶体振荡器电路（这部分电路仿真实验时可以直接用时钟信号源

代替）

石英晶体振荡器的特点是振荡频率准确及稳定，电路结构简单。

用反相器与石英晶体构成的振荡电路如图8-2所示。电路中非门U1A与晶体、电容、电阻构成晶体振荡电路；非门U1B实现整形功能，将振荡器输出的近似正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180°相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。例如：电路中的石英振荡频率是4MHz时，则电路的输出频率为4MHz。

晶体X1的频率选为4MHz，如果要减少分频器级数，可以选择频率较低的晶体。电容C1、C2和反馈电阻R1都可以查晶体手册取值。非门电路可选74LS04。

（2）分频器电路

由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要用分频电路。例如，振荡器输出4MHz信号，通过D触发器（74LS74）进行4分频变成1MHz，然后送到10分频计数器（用74LS90计数，在计数器电路详细介绍），经过6次10分频而获得1Hz的方波信号作为秒脉冲信号。

（3）计数器电路

1Hz的秒脉冲信号经过6级计数器，分别得到＂秒＂个位、十位，＂分＂个位、十位以及＂时＂个位、十位的计时。＂秒＂、＂分＂计数器为60进制，＂小时＂为24进制。

本实验采用74LS90作为计数芯片，74LS90是一种中规模二-五-十进制异步计数器，管脚排列如图8-3所示，表8-1是它的功能表。

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R01、R02对计数器清零，借助R91、R92将计数器置9。其具体功能详述如下：

1）计数脉冲从INA输入，QA作为输出端，为二进制计数器。

2）计数脉冲从INB输入，QDQCQB作为输出端，为异步五进制加法计数器。

3）若将INB和QA相连，计数脉冲从INA输入，QDQCQBQA作为输出端，则构成异步8421码十进制加法计数器。

4）若将INA和QD相连，计数脉冲从INB输入，QAQDQCQB作为输出端，则构成异步5421码十进制加法计数器。

5）清零、置9功能。

（a）异步清零

当R01、R02均为“1”，R91、R92中有“0”时，实现异步清零功能，即QDQCQBQA=0000。

（b）置9功能

当均为R91、R92“1”，R01、R02中有“0”时，实现异步置9功能，即QDQCQBQA=1001。

A）60进制计数器：＂秒＂计数器与＂分＂计数器电路都是60进制，它由一级个位10进制计数器和一级十位6进制计数器连接构成，本设计采用两片74LS90串接起来构成＂秒＂、＂分＂计数器。

将每片74LS90的INB和QA相连，计数脉冲从INA输入，QDQCQBQA为输出端，接成异步8421BCD码十进制加法计数器模式。

个位74LS90的QD作为10进制的进位信号，接十位74LS90的INA。十位的74LS90选择部分输出端和内部的与非门组成6进制计数。74LS90是在时钟信号的下降沿反转计数，输出QDQCQBQA由＂0101＂翻转为＂0110＂时，QB和QC的高电平＂1＂＂1＂分别送到计数器的清零R01和R02，74LS90内部的R01和R02与非后清零而使计数器归零，完成6进制计数。这时QC产生的＂1＂到＂0＂的下降沿，可以作为＂分＂（＂时＂）计数器的个位输入信号。

B) 24进制计数：＂小时＂计数电路是24进制计数电路。

当＂时＂个位74LS90计数输入端INA来到第10个触发信号时，计数器复零，进位端QD向＂时＂十位74LS90的INA输出进位信号，当第24个＂时＂脉冲（来自＂分＂计数器输出的进位信号）到达时，个位74LS90计数器的输出QDQCQBQA状态为＂0100＂，十位74LS90计数器的输出QDQCQBQA状态为＂0010＂，此时＂时＂个位74LS90的QC和＂时＂十位74LS90的QB输出为＂1＂。把个位的QC和十位的QB分别送到＂时＂计数器两片74LS90的清零端R01和R02，通过74LS90内部的R01和R02与非后清零，计数器复零，完成24进制计数。

（4）译码驱动电路

译码是把给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。

74LS48是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灯灭输入RBI，灭灯输入／动态灭灯输出BI／RBO，当LT=0时，74LS48的输出全＂1＂。74LS48的使用方法可以参照“（实验三） 组合逻辑电路一”的部分。

　 74LS48的输入端和计数器对应的输出端相连，74LS48的输出端经限流电阻和七段显示器的对应段相连。

（5）显示器

本设计用七段LED数码管来显示译码器输出的数字，显示器有两种：共阳极和共阴极显示器。74LS48译码器对应的显示器是共阴（接地）显示器。

调试要点:

组装时注意：器件管脚的连接一定要准确，＂悬空端＂、＂清零端＂、＂置一端＂要正确处理，调试步骤和方法如下：

1）用示波器检验石英晶体振荡器的输出信号和频率，晶振输出频率应为4MHz。（这部分电路仿真实验时可以直接用时钟信号源

代替）

2）将频率为4MHz的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。

3）将1秒信号分别送入＂时＂、＂分＂、＂秒＂计数器，检查各级计数器的工作情况，然后再把＂时＂、＂分＂、＂秒＂计数器级联调试。（仿真实验调试时，要加1000Hz信号源给各个计数器的个位计数输入端，否则数码管显示更新速度非常慢！）

4）当分频器和计数器调试正常后，观察电子钟是否准确正常的工作。

5）有能力的同学，可以设计校时电路和整点报时电路。

注意事项：

（1）更改图纸大小