数字逻辑课程设计（一）：数字时钟——logisam模拟实现

数字时钟（文章末提供完整电路+logisam工具）

功能

① 所设计的数字时钟能够根据脉冲信号进行正常工作；

② 能对时钟进行校准操作；

③ 能够进行整点报时；

实现原理

1）分频器
其目的是能够对脉冲信号进行分频，降低脉冲信号的频率，使之能更加接近真实的时钟频率。
其原理是通过将原始脉冲信号进行十进制计数，并对十进制计数器的输出信号作为另一个十进制计数器的输入。这样每经过一个十进制计数器就会将原始的脉冲信号进行十分频。所以当所给的原始脉冲信号是2000HZ时，就可以将该脉冲信号依次经过三个十进制计数器，最后得到的脉冲信号为2HZ，与实际的时钟频率接近，从而达到了分频的目的。
2）计数器
由于数字时钟不同位置的特性，要分别实现模3计数，模6计数，模5计数和模10计数。所以为了简化对计数器的设计，通过设计一个模16计数器，并对模16计数器进行适当修改使之能依次实现上述各种计数。
例如，通过将模16计数器的两个最低位连接到清零端实现当计数为3时自动清零的功能，进而实现了模3计数。
为了实现数字时钟不同位之间的联系，从数字时钟的低位开始，分别将低位计数器的输出作为高位计数器的输入，从而实现计数功能。
3）七段显示译码器
给出四位二进制数后，需要把相应的数转换成七段显示编码（即相应的数对应的显示字形），可用相应的逻辑门搭建，亦可直接用译码器74LS48。
该七段显示译码器的功能表如下所示：