触发器电路仿真与硬件实现

一、 RS锁存器实验

RS锁存器是时序电路中最基础的，所以务必学的透彻。（注：有些资料上把RS锁存器也称为RS触发器）RS锁存器，我们可以简单将它理解为一个存储单元，可以存储一位数据（0或者1）。 基本的RS锁存器可以用两个与非门或者或非门实现。

1、RS触发器原理

RS触发器逻辑功能：

（1）/R=1， /S=1，触发器保持原来的状态不变

不管触发器原来是什么状态，基本RS触发器在/R=1,/S=1时，总保持原来的状态不变。这就是触发器的记忆功能。若输入端/R，/S 悬空，可认为加入高电平，即/R=1，/S=1。

(2)/R=0， /S=1，触发器为0态

此时，因 /R=0，G1的输出 /Q=1，而G2的两个输入端/S，/Q全为1，则输出Q=0。触发器为零态，并且与原来的状态无关。

(3)/R=1， /S=0,触发器为1态

由于/S=0，G2的输出Q=1。这时G1的两个输入端均为1，所以/Q=0。触发器为1态，同样与原来的状态无关。

(4)/R=0， /S=0,触发器的状态不定

这时，Q=1，/Q=1。破坏了前述有关Q与 /Q互补的约定，这是不允许的。而且，当 /R,/S的低电平触发信号消失后，Q与/Q的状态保持是不确定的。这种情况应该避免。
 

2、logisim采用门电路设计RS触发器，进行仿真

（1)采用门电路设计RS触发器

输出端：

Q：状态输出端

Q'：反相状态输出端

输入端：
R：置位端（Set）

S：复位端（Reset）   

没有时钟输入端

输入信号R,S的作用方式：低电平有效。 

真值表：

R	S	Q
0	1	1
1	0	0
0	0	保持上个状态
1	1	禁止，不稳的状态

按照以下波形控制输入R、S信号的高低电平，验证Q的输出是否符合 上述逻辑关系。

使用logisim软件进行仿真实验可知，Q的输出符合上述逻辑关系。

二、用与非门构造D型触发器

前面RS触发器当输入R=1，S=1的情况时，输出是不确定的状态，这种情况比较棘手。因此为了解决这个问题，又引入了D触发器。

1、logisim设计实现一个D触发器

验证输入D、CP和输出Q的逻辑关系 
输入D、CP和输出Q的逻辑关系：CP=0时，G3,G4被封锁，D的变化不能传到G1,G2,触发器保持现有状态。CP=1时，G3,G4门开放，D经G3,G4转换成一对互补信号送到G1,G2。

若D=0，则RS=01，Q=0;

若D=1，则RS=10，Q=1。

经验证，输入D、CP和输出Q的逻辑关系正确无误。
 

2、设计一个CP上升沿触发的 改进型的D触发器（维持阻塞D触发器）

使用logisim仿真软件进行实验，经验证维持阻塞D触发器的输入输出逻辑关系正确。

三、在实验室控制台上，用硬件联线完成基本SR、D触发器的实际硬件电路，进行验证并记录

1、用硬件联线完成RS触发器的实际电路，对真值表进行验证并记录

RS触发器的实际电路

经检验，实操后记录的真值表

R	S	Q
0	1	1
1	0	0
0	0	保持上个状态
1	1	禁止，不稳的状态

2、用硬件联线完成D触发器的实际电路，对真值表进行验证并记录

D触发器的实际电路

经检验，实操后记录的真值表

数据端	触发端	储存端
1	1	1
0	1	0
1	0	保持 数据 不变
0	0