![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 72
今天还是没学懂
学无所获是常态
展开
-
soc操作流水灯
soc实现流水灯原创 2022-07-19 20:49:55 · 369 阅读 · 1 评论 -
基于FPGA的VGA协议实现
基于FPGA实现VGA协议输出彩条,点阵,图片。原创 2022-06-07 19:49:35 · 465 阅读 · 0 评论 -
状态机专题练习
目录第一题第二题第一题根据以下描述功能用verilog编写一段代码,并用状态机来实现该功能。(1)状态机:实现一个测试过程,该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态;用时间来控制该过程,90秒内完成该过程;(2)描述状态跳转时间;(3)编码实现。代码module six_state ( //90s内六个状态切换 input wire clk, //时钟,50M input原创 2022-05-11 20:16:38 · 286 阅读 · 0 评论 -
Quartus II三种方式实现D触发器
目录一、D触发器原理二、D触发器的设计三、调用D触发器并仿真四、用Verilog语言实现D触发器五、总结六、参考链接一、D触发器原理D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。功能表方程时序图二、D触发器的设计新建项目点击next选择芯片系列与类型nextfinish添加文件添加器件4个nand2与非门,2个not非门,2个原创 2022-03-15 21:52:40 · 1728 阅读 · 0 评论 -
modelsim安装与使用
目录一、安装二、使用三、参考链接一、安装运行安装程序选择安装位置等待安装过程,时间有点久完成(key driver的安装请求需要选择no)破解参考:【FPGA——工具篇】:Modelsim SE-64 10.4下载、破解、安装过程二、使用手动仿真新建项目添加存在文件新建文件代码`timescale 1ns/1ns // 定义仿真时间单位1ns和仿真时间精度为1ns module flow_led_tb(); // 测试模块原创 2022-03-15 14:02:28 · 1703 阅读 · 3 评论 -
Quartus13安装与使用
目录一、安装二、使用三、参考链接一、安装运行安装包点击NEXT点击finish选择OK勾选此项破解参考:该博客二、使用新建项目此页为添加已有文件,本次不用选择直接next选择芯片系列以及型号选择第三方软件,本次不做选择工程详细信息,直接finish创建工程顶层文件输入代码module flow_led( input sys_clk , //系统时钟 input sys_rst_n, //系统复位,低电原创 2022-03-15 08:59:16 · 2640 阅读 · 0 评论