Quartus II三种方式实现D触发器

已于 2022-03-16 09:31:07 修改
阅读量1.6k 收藏 7
点赞数 1
分类专栏： FPGA 文章标签： 单片机 fpga开发 硬件工程
于 2022-03-15 21:52:40 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_61682562/article/details/123509250
版权

目录

一、D触发器原理

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

  • 功能表

在这里插入图片描述

  • 方程

在这里插入图片描述

  • 时序图

在这里插入图片描述

二、D触发器的设计

  • 新建项目
    在这里插入图片描述

  • 点击next

在这里插入图片描述

  • 选择芯片系列与类型

在这里插入图片描述

  • next

在这里插入图片描述

  • finish

在这里插入图片描述

  • 添加文件

在这里插入图片描述

  • 添加器件

在这里插入图片描述

  • 4个nand2与非门，2个not非门，2个输入，2个输出
    在这里插入图片描述
  • 保存

在这里插入图片描述

  • 编译，显示没错误继续

在这里插入图片描述

  • 查看模拟电路

在这里插入图片描述
如图
在这里插入图片描述

  • 新建波形文件

在这里插入图片描述

  • 添加信号

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  • 设置信号

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  • 运行查看仿真波形

在这里插入图片描述

三、调用D触发器并仿真

  • 新建项目同上，直接跳到添加D触发器

在这里插入图片描述

  • 添加信号输入输出

在这里插入图片描述

  • 保存文件

在这里插入图片描述
在这里插入图片描述

  • 查看虚拟电路

在这里插入图片描述

  • 查看仿真波形验证

在这里插入图片描述

四、用Verilog语言实现D触发器

  • 新建工程同上，直接跳到添加Verilog文件

在这里插入图片描述
代码

module  dtrigger(D,CLK,Q);
    input D;
    input CLK;
    output Q;

    reg Q;

    always @ (posedge CLK)//我们用正的时钟沿做它的敏感信号
    begin
        Q <= D;//上升沿有效的时候，把d捕获到q
    end
endmodule
  • 保存文件

在这里插入图片描述

  • 查看电路

在这里插入图片描述

  • 查看仿真波形

在这里插入图片描述

五、总结

三种方法作比较显然verilog语言编写比较简单，但是拖动器件更加直观可以看到D触发器的工作原理。

六、参考链接

D触发器
Quartus II三种方式实现D触发器及时序仿真

今天还是没学懂
关注
  • 1
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
20181060261-李康-2_quartus_电路中常见单元_fpga_d触发器_74138_
10-01
1. 用Verilog语言设计74LS38译码器；2. 用Verilog语言设计有异步清零功能的D触发器；3. 用Verilog语言设计74194（不考虑无时钟的保持状态）；4. 用Verilog语言设计74161。
Quartu仿真D触发器并验证
weixin_54435584的博客
11-10 1140
本实验使用三种方式实现了D触发器的调用与仿真，包括门电路实现，直接调用以及Verilog语言实现。
数字电路基础与Quartus入门——D触发器
m0_51592017的博客
11-10 7022
这三种方式的对比可以发现 当遇到复杂繁杂的电路图时，shiyongVerilog 语言会更加的方便。
【Quartus-II实现D触发器】
m0_67981564的博客
12-19 691
D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。从图中可以发现D触发器有四个管脚，分别是输入信号D，输出信号Q，时钟信号CLK以及复位信号RESET。其功能是当RESET为低电平（0），Q处于低电平状态；
Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路
05-26
两个D触发器级联实现四分频电路，原理：来一个时钟脉冲,D端数据就被送到输出端Q,同时输出一个反向数据到Q非端，下一个时钟脉冲到,重复上面过程,但数据己被取反，由此每两个时钟，Q端数被取反一次，由此得到二份频，...
D触发器 quartus实现
10-08
D触发器，全称为Data Flip-Flop，是数字电路中的一种基本存储元件，它具有一个数据输入端（D）和一个时钟输入端（CLK），能够根据时钟信号的...这种实现方式不仅适用于D触发器，也适用于其他复杂的数字逻辑电路设计。
Quartus触发器实验报告 D触发器构成二分频、四分频电路
11-02
D触发器是一种无稳态存储单元，其输入端D（Data）的当前状态会在时钟上升沿或下降沿被存储到输出端Q。D触发器具有边沿触发特性，即只有在时钟脉冲的特定边缘（通常为上升沿）到来时，输入信号才会被采样并传输到输出...
D和JK触发器的Verilog程序（Quartus II工程，三种）
05-03
最后，JK触发器是另一种重要的边沿触发型触发器，它具有两个输入端J和K，可以实现D触发器的所有功能以及更多的转换状态。当J=1且K=0时，JK触发器相当于D触发器，输出Q跟随输入D。如果J=K=1，则输出翻转，J=K=0则保持...
Quartus ii与verilog实现8位计数器，Modelsim仿真工程
06-15
计数器通常包含一个或多个触发器，如D触发器，它们的状态随着时钟脉冲的上升沿或下降沿而改变，实现计数值的递增。 接着，我们使用**Quartus II**，这是Altera公司（现Intel FPGA）开发的一款综合、适配、编程和...
D触发器基于Quartus的三种实现
qq_52548731的博客
11-14 1353
Quartus的简单使用
Quartus 实现 D 触发器及时序仿真
最新发布
dong11123的博客
12-22 1605
/dwave 是文件名** module dwave(d,clk,q);input clk;**output q;选择 Edit->Insert->Insert Node or Bus。使用 rtl viewer 查看硬件电路图\硬件电路图。返回 vwm 文件中，点击时序仿真，仿真结果如下。点击 File->New，选中 Verilog。依次添加四个 and2 和一个非门 not。鼠标选择 D，Q 信号 Q_n,，进行编辑。编辑输入 Clk，产生时钟信号。添加 Node or Bus。
Quartus实现D触发器及时序仿真
m0_72364598的博客
12-15 432
File->New,选择Block Diagram/Schematic File。选择nand2，两个输入的非与门，依次添加四个nand2和一个非门not。选择Edit->Insert->Insert Node or Bus。编辑输入Clk，产生时钟信号。添加Node or Bus。
Quartus-II13.1三种方式实现D触发器及时序仿真
qq_66160948的博客
12-19 1911
填写工程名称根据使用的FPGA，进行选择芯片系列及类型直接Next完成工程创建，点击Finish。
D触发器基本原理
热门推荐
qq_45890466的博客
04-19 3万+
触发器电路简介  触发器有很多种类，这里主要论述D触发器。D触发器是CMOS数字集成电路单元中时序逻辑电路中的重要组成部分之一，学习D触发器具有十分重要的意义，可以帮助了解数字集成电路的单元。  D触发器属于时钟控制触发器，一般而言，时钟控制的触发器可以分成三大类： 第一类时钟控制触发器要求时钟信号的脉冲宽度小于触发器的传输延迟，即，时钟信号先为高，接着必须在触发器的输出状态改变之前变为低。  第二类时钟控制触发器的特点是，时钟信号为高电平时触发器改变输出状态，通常称这种触发器为电平敏感触发器（锁存器
Quartus-II之D触发器
伊木子曦的博客
03-13 2335
文章目录一、任务要求二、创建工程三、设计实验1.设计D触发器2. 调用D触发器电路3. Verilog语言写一个D触发器四、参考 一、任务要求 在 Quartus-II 中自己用门电路设计一个D触发器，并进行仿真，时序波形验证 在 Quartus-II 中直接调用一个D触发器电路，进行仿真，时序波形验证，与1做比较 在 Quartus-II用Verilog语言写一个D触发器，进行仿真验证，与2做比较； 二、创建工程 创建相关的文件夹 文件夹名称 文件夹描述 doc 存放工程相关文档
Quartus II三种方式实现D触发器及时序仿真
weixin_56102526的博客
03-15 6362
Quartus II三种方式实现D触发器及时序仿真一、准备工作（一）软件下载（二）D触发器原理1.简介2.D触发器的基本结构与信号输入输出关系3.状态转移真值表以及状态转移图二、实验要求三、设计D触发器并仿真（一）创建工程（二）创建原理图（三）编译（四）仿真波形图参考资料 一、准备工作 （一）软件下载 本实验需要用到两个软件：Quartus II和Modelsim SE，安装这里不做过多的介绍，具体请参照以下教程 Quartus II 13.1的安装及使用 Modelsim SE安装与介绍 Quartu
【FPGA】Quartus-II用三种方式实现D触发器
lzh1415926的博客
03-15 1645
目录一、在Quartus-II中自己用门电路设计一个D触发器及仿真1、创建工程2、编译原理图文件3、创建vwm格式波形文件4、仿真结果二、在Quartus-II中直接调用一个D触发器及仿真1、创建工程2、调用D触发器3、时序仿真结果三、在Quartus-II中用Verilog语言写一个D触发器及仿真1、编写Verilog文件2、查看生成的电路图3、仿真效果 一、在Quartus-II中自己用门电路设计一个D触发器及仿真 1、创建工程 File->New Project Wizard 选择存储路径和工程
在 Quartus-II 中用D触发器进行仿真
weixin_45654230的博客
03-15 397
一、设计D触发器 新建工程： 两次next后选择芯片 之后点击两次next并finish。 之后File–>new，选择： 双击空白处设计电路 保存编译之后File–>new，新建vwf文件： 双击左方空白处，选择Node finder： 之后设置信号： 选中一段信号设置为1 二、调用D触发器仿真 电路图 仿真编译 三、总结 两种方法仿真效果一样 四、参考 Quartus-II进行D触发器仿真 ...
EDA技术基础实验指导书.pdf
05-19
实验一详细阐述了如何利用QUARTUS II进行D触发器的设计，以帮助学生熟悉EDA工具的操作和可编程器件设计的完整过程。 实验一的主要目标是让学习者掌握QUARTUS II设计工具的使用，以及了解FPGA设计的基本步骤。实验所...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值