一、安装
- 运行安装程序
- 选择安装位置
- 等待安装过程,时间有点久
- 完成(key driver的安装请求需要选择no)
破解参考:【FPGA——工具篇】:Modelsim SE-64 10.4下载、破解、安装过程
二、使用
-
手动仿真
-
新建项目
- 添加存在文件
- 新建文件
- 代码
`timescale 1ns/1ns // 定义仿真时间单位1ns和仿真时间精度为1ns
module flow_led_tb(); // 测试模块
//parameter define
parameter T = 20; // 时钟周期为20ns
//reg define
reg sys_clk; // 时钟信号
reg sys_rst_n; // 复位信号
//wire define
wire [3:0] led;
//*****************************************************
//** main code
//*****************************************************
//给输入信号初始值
initial begin
sys_clk = 1'b0;
sys_rst_n = 1'b0; // 复位
#(T+1) sys_rst_n = 1'b1; // 在第21ns的时候复位信号信号拉高
end
//50Mhz的时钟,周期则为1/50Mhz=20ns,所以每10ns,电平取反一次
always #(T/2) sys_clk = ~sys_clk;
//例化flow_led模块
flow_led u0_flow_led (
.sys_clk (sys_clk ),
.sys_rst_n (sys_rst_n),
.led (led )
);
endmodule
- 编译文件(如下表示没有问题)
- 在ModelSim菜单栏中找到【Simulate】→【Start Simulation…】菜单并点击,在出现的标签中,将Design标签页面中选择work库中的flow_led_tb模块,在Optimization一栏中取消勾选(注意一定要取消优化的勾选,否则无法观察信号波形),然后点击【OK】就可以开始进行功能仿真了,其他标签保持默认
- 右键单击“u0_flow_led”,选择“Add Wave”选项,选择仿真时间为1ms,单击右边的运行按钮(仿真效果如下)
-
混合仿真(自动仿真)
-
选择EDA仿真工具(此处是使用Quartus II调用Modelsim进行仿真)
-
【Assignments】→【Settings】按钮,在打开的页面左侧我们找到“EDA Tool Settings”点击,将“Simulation”设置成“ModelSim、Verilog HDL”,点击【OK】
- 编写TestBench
选择【Processing】→【Start】→【Start TestBench Template Writer】按钮,会生成一个flow_led.vt文件,对其内容进行一些修改,保存并改名为flow_led_tb.vt
- 配置仿真环境
【Assigement】→【Settings】按钮并打开,在打开的页面中,我们找到左侧的Simulation点击,选中“Compile Test bench”,然后单击后面的【Test Benches】按钮,接着单击【New】按钮,则会出现如下图所示的“New Test Bench Settings”窗口,输入相应的信息,单击【Add】按钮添加到最下面的列表
- 运行RTL仿真(功能仿真)
选择【Tools】→【Run Simulation Tool】→【RTL Simulation】按钮,自此仿真就会自动完成。