计算机组成原理
文章平均质量分 79
计组
1uuue
这个作者很懒,什么都没留下…
展开
-
计算机组成原理-作业四
1.(单选题, 3分)四片74181 ALU和一片74182 CLA器件相配合,具有如下进位传递功能:________。A. 行波进位B. 组内先行进位,组间行波进位C. 组内先行进位,组间先行进位D. 组内行波进位,组间先行进位2.(单选题, 3分)若浮点数的尾数用补码表示,则判断运算结果是否为规格化数的方法是______。A. 阶符与数符相异为规格化数B. 数符与尾数小数点后第一位数字相同为规格化数C. 阶符与数符相同为规格化数D. 数符与尾数小数点后第一位数字相...原创 2022-08-18 12:41:14 · 1737 阅读 · 0 评论 -
计算机组成原理-作业三
用加减交替法计算|x|÷|y|,[|x|]补=011000, [|y|]补=011111,[-|y|]补=100001。乘法阵列:|x| ×|y| =______(为方便比对,数值位长度写10位,本步骤请在草稿纸上列出竖式);乘法阵列:|x| ×|y| =______(为方便比对,数字写8位,本步骤请在草稿纸上列出竖式);用原码阵列除法器计算X÷Y,设X、Y为二进制数,X=110000 Y=-11111。用补码阵列乘法器计算x×y,设x、y为二进制数,x=-10011,y=11001。...原创 2022-08-16 13:11:15 · 2265 阅读 · 0 评论 -
计算机组成原理-作业2
有一个字长为32位的浮点数,格式如下:(注意:这里是按规定的某种格式,非IEEE754)即阶码8位(含阶符),用移码表示;符号位1位,尾数23位,用补码表示;基数为2。请写出规格化数所能表示的数的范围。提示:补码规格化数的符号位与数位的最高位相反。(为方便比对十进制数请采用参考格式)最大数的浮点表示为________,对应的真值的十进制数为_________(格式:+尾数*2^指数);最小的正数的浮点表示为________,对应的真值的十进制数为_________(原创 2022-08-15 20:55:53 · 2830 阅读 · 0 评论 -
计算机组成原理-作业1
一段程序的执行时间=指令条数*每条指令的执行时间=指令条数*每条指令周期数*每周期时间。十进制中的10、11、12、13、14、15 在十六进制中对应A、B、C、D、E、F。从小数点开始向两侧4位一组划分,不足4位,外侧补0,最后转换为16进制数,新执行时间=0.7*指令条数*1.2*每条指令的执行时间=0.84*20。从小数点开始向两侧3位一组划分,不足3位,外侧补0,最后转换为8进制数,存储器 输入。任何指令的执行可以由硬件完成,也可以由软件来完成。.....原创 2022-08-15 19:48:43 · 629 阅读 · 0 评论 -
计组综合练习(期末复习大题部分适用)
1.(论述题, 8分)8K*8位DRAM芯片组成32K*16位的存储器,试问:(1) 数据寄存器多少位?地址寄存器多少位?(2) 共需要多少个芯片?如何组织?(3)需要多少根地址线?其中要多少根作片选译码信号?(4)画出此存储器与CPU的连接图。需要标注MREQ和读写信号。2.(论述题, 8分)在一个分页虚存系统中,用户虚地址空间为512页,页长为2KB,主存物理为64KB。已知用户程序有10页长,若虚页0、1、2、3已经被调入到主存4、7、8、10页中原创 2022-08-14 22:35:37 · 5700 阅读 · 0 评论 -
实验三 时序部件实验
实验内容:1. 设计4相节拍脉冲发生器。2. 设计带启停电路的时序电路。实验目的:1. 加深理解计算机控制器中,时序控制部件的基本组成和工作原理。2. 掌握启停逻辑电路、节拍脉冲发生器的工作原理及设计方法。3. 了解启停逻辑电路、节拍脉冲发生器等电路的结构特点。图形设计电路图:1.节拍脉冲发生器 节拍脉冲信号形成部件又叫脉冲分配器,即按照指令周期和机器周期的要求产生不同频率、不同波形的工作脉冲和节拍电平,组合成规定的时标信号。由移位寄存器构成的节拍脉冲发生器一种形式原创 2022-06-24 22:54:45 · 976 阅读 · 0 评论 -
实验四 微程序控制器
实验内容:1.掌握微程序控制器的工作流程实验目的:1.理解微程序控制器的控制原理2.进一步掌握指令流程和功能3.了解掌握微程序控制器的设计思路和方法实验内容:(vhd完整代码会在最后给出) 微程序控制器的组成原理框图: 实验中,我们设计一个简单的微处理器,整个设计分成控制器和数据通路,执行简单的直接寻址指令。为了简化微处理器的设计,我们假定只有一条总线,且总线和所有数据通路组件的宽度都是8位。由于单总线可能会被许多不同的组件驱动,每个组件需要使用三原创 2022-06-24 22:35:37 · 4645 阅读 · 2 评论 -
实验二 运算部件实验:并行乘法器
实验内容:1. 设计一个4位求补器。2. 设计一个4*4的不带符号的阵列乘法器。3. 设计一个5*5的带符号的阵列乘法器。实验目的:1. 掌握原码并行乘法器的基本原理。2. 掌握带求补器的补码阵列乘法器的基本原理图形设计电路图:1.4位求补器设有两个不带符号的二进制整数: A=am-1…a1a0 B=bn-1…b1b0它们的数值分别为a和b,即被乘数A与乘数B相乘,产生原创 2022-06-24 22:15:29 · 1490 阅读 · 0 评论 -
实验一 运算部件实验:加法器
实验内容:1. 设计一个全加器2. 设计一个8位行波进位加法器实验目的:1. 熟悉用Quartus II进行逻辑电路设计的方法。2. 通过8位加法器的设计,掌握行波进位加法器的基本原理。图形设计原理图:1.全加器能对两个1 位二进制数相加并考虑低位来的进位(即相当于3 个1 位二进制数的相加)得到“和”及“进位”的逻辑电路,称之为全加器,其中A和B分别为两个1 位二进制数的输入;Cin 为低位来的进位输入;S 和Cout 分别为相加后形成的“和”及向高位的“进位”输出。2.8位行波进原创 2022-06-24 21:41:37 · 2031 阅读 · 0 评论