硬件、嵌入式 面试必背题（1）

IO 口的开漏输出和推挽输出有什么区别？

（两者对于低电平的输出相同，对于高电平的输出不同。推挽输出:可以输出高,低电平,直接连接数字器件; 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行）

开漏输出（Open-Drain）和推挽输出（Push-Pull）是两种常见的数字电路输出配置，它们在集成电路（IC）设计中用于驱动外部负载或进行双向通信。以下是它们的主要区别：

推挽输出（Push-Pull Output）：

1. 定义：推挽输出是一种电路配置，其中使用两个互补的晶体管（一个N沟道和一个P沟道）来提供输出。
2. 工作原理：当输出设为低电平时，N沟道晶体管导通，P沟道晶体管关闭；当输出设为高电平时，P沟道晶体管导通，N沟道晶体管关闭。
3. 电流驱动：推挽输出可以提供高电流驱动能力，因为它可以向负载提供电流或从负载吸取电流。
4. 速度：推挽输出通常具有较快的切换速度，因为晶体管的切换速度很快。
5. 应用：常用于驱动低至中等阻性的负载，如LED、继电器或直接驱动其他逻辑电路。

开漏输出（Open-Drain Output）：

1. 定义：开漏输出是一种电路配置，其中只使用一个晶体管（通常是N沟道），并且输出端没有内部的上拉电阻。
2. 工作原理：当输出设为低电平时，N沟道晶体管导通，输出端为低电平；设为高电平时，晶体管关闭，输出端呈现高阻态。
3. 电流驱动：开漏输出不能提供内部上拉电流，需要外部上拉电阻来提供电流。
4. 速度：开漏输出的切换速度可能比推挽输出慢，因为晶体管的关闭动作比打开动作慢。
5. 应用：常用于需要多个设备共享同一线路的场合，如I2C或SPI等多主机通信协议。

主要区别：

• 上拉/下拉：推挽输出可以内部提供上拉和下拉电流，而开漏输出需要外部上拉或下拉电阻。
• 驱动能力：推挽输出具有更强的驱动能力，可以直接驱动负载；开漏输出则依赖外部电阻来驱动负载。
• 应用场景：推挽输出适用于简单的、不需要多设备共享线路的场景；开漏输出适用于需要多主机或多设备共享线路的复杂通信场景。
• 逻辑电平：开漏输出允许使用不同的逻辑电平，因为外部上拉电阻可以连接到不同的电压源。
• 噪声抑制：开漏输出由于需要外部上拉电阻，对噪声的抑制能力可能较弱，需要精心设计以避免问题。

在设计电路时，选择开漏输出还是推挽输出取决于具体的应用需求、负载特性以及通信协议的要求。

SPI 的 DMA

SPI（Serial Peripheral Interface）是一种常见的串行通信协议，用于微控制器和其他集成电路之间的短距离通信。DMA（Direct Memory Access）是一种硬件特性，它允许某些硬件子系统（如SPI）直接向内存传输数据，而无需CPU的介入，从而减轻CPU的负担并提高数据传输效率。

SPI的DMA传输特点：

1. 数据传输：在SPI通信中，DMA可以用来自动地将从SPI外设接收到的数据缓冲到内存中，或者将内存中的数据发送到SPI外设。

2. 硬件控制：DMA传输由硬件直接控制，不需要CPU干预，这可以释放CPU去处理其他任务。

3. 提高效率：DMA可以显著提高数据传输的效率，因为它允许在不占用CPU的情况下进行数据传输。

4. 中断支持：即使数据传输是自动的，DMA通常也会在传输完成时生成中断，通知CPU进行下一步操作，如处理新接收的数据或准备下一次传输。

5. 配置：使用SPI的DMA需要配置相关的DMA通道，包括源地址、目标地址、传输大小和传输方式等。

6. 优先级控制：在多个DMA请求的情况下，DMA通道可能具有不同的优先级，以决定哪个请求首先被服务。

7. 突发传输：某些SPI和DMA硬件支持突发传输（Burst Transfer），可以一次传输多个数据块，进一步提高传输效率。

8. 错误处理：DMA传输可能需要错误检测和处理机制，如超时、数据校验错误等。

9. 节能：由于减少了CPU的介入，DMA传输有助于降低系统的功耗。

实现SPI DMA传输的步骤：

1. 初始化SPI外设：根据需要的通信参数（如时钟速率、数据位宽、CPOL/CPHA等）配置SPI接口。

2. 配置DMA通道：

   • 设置源地址（SPI数据寄存器）和目标地址（内存地址）。
   • 定义传输的数据块大小和传输模式（如单次传输或突发传输）。
   • 配置DMA的优先级和其他特性。

3. 启动DMA传输：一旦配置完成，启动DMA通道以开始数据传输。

4. 处理DMA中断：编写中断服务例程（ISR）以处理DMA传输完成事件，如切换SPI的CS（片选）信号，或者读取/写入下一个数据块。

5. 错误处理：如果DMA传输出现错误，ISR中还应该包含错误处理逻辑。

6. 优化考虑：在设计DMA传输时，需要考虑内存对齐、缓存一致性、中断延迟等因素，以确保数据的完整性和系统的稳定性。

ARM 底层和内核

ARM（Advanced RISC Machines）是一个微处理器体系结构的名称，它基于精简指令集计算（RISC）架构。ARM体系结构的核心是其内核，也就是处理器内部实现运算和逻辑的核心部分。以下是关于ARM底层和内核的一些关键信息：

1. ARM内核：ARM内核是构成ARM处理器的核心，负责执行程序的指令。ARM公司设计了多种内核，如Cortex-A、Cortex-R和Cortex-M系列，每个系列针对不同的应用和性能需求

2. 指令集：ARM内核执行的指令集是ARM架构的一部分，它定义了处理器能够识别和执行的指令集合。ARM指令集包括ARM32和ARM64指令集，以及为特定应用优化的扩展集，如NEON和VFP

3. 内核API  

内核API（Application Programming Interface）是指操作系统内核提供的一组编程接口，它们允许用户空间的应用程序或系统组件与操作系统内核进行交互。内核API是操作系统的核心部分，提供了对硬件资源的访问和管理的功能。

大端格式和小端格式的区别

小端：低字节存在内存的低位，高字节存在内存的高位。大端和小端相反

大端格式（Big-Endian）和小端格式（Little-Endian）是计算机科学中用于描述多字节数据类型在内存中表示方式的术语。它们主要区别在于多字节数据的高位字节（高序位）和低位字节（低序位）的存储顺序。

大端格式（Big-Endian）

• 在大端格式中，一个多字节值的最高位字节（即最高序位）存储在最低的内存地址处，而最低位字节（即最低序位）存储在最高的内存地址处。
• 这种格式类似于读书时的顺序，从最高位开始读取到最低位。
• 例如，对于16位的值0x1234，在大端格式中会存储为0x12 0x34。

小端格式（Little-Endian）

• 在小端格式中，一个多字节值的最低位字节存储在最低的内存地址处，而最高位字节存储在最高的内存地址处。
• 这种格式类似于阅读书籍时从一页的左端（低位）开始阅读到右端（高位）。
• 以同样的16位值0x1234为例，在小端格式中会存储为0x34 0x12。

区别和影响

• 字节序：大端和小端的主要区别在于字节的顺序，这影响了多字节数据的表示和处理方式。
• 兼容性：不同的计算机体系结构可能采用不同的字节序，因此在数据交换时需要特别注意，否则可能会导致数据解释错误。
• 网络协议：许多网络协议规定了字节序的使用方法，通常是大端格式，以保证跨平台的数据一致性。
• 处理器设计：某些处理器设计天然支持一种特定的字节序，而其他处理器则提供了指令来处理两种格式的数据。

同步机制遵循的规则

在编程中，同步机制用于控制对共享资源的访问，以防止多线程环境下的竞态条件和数据不一致问题。以下是同步机制通常遵循的一些基本原则和规则：

1. 互斥（Mutual Exclusion）：

   • 确保一次只有一个线程可以执行临界区的代码。这是通过使用锁或其他同步原语（如互斥锁mutex、信号量semaphore等）来实现的。

2. 原子操作（Atomicity）：

   • 确保临界区内的操作是原子的，即它们要么完全执行，要么完全不执行，不会有中间状态暴露给其他线程。

3. 忙等待（Busy Waiting）：

   • 避免使用忙等待进行同步，因为它会浪费处理器资源。如果必须等待某个条件，应该使用条件变量或其他非自旋的同步机制。
   • 忙等待（Busy Waiting），也称为自旋（Spinning），是多线程同步中的一种策略，其中一个线程为了等待某个条件发生而不断地检查该条件，而不是被阻塞挂起。

4. 死锁（Deadlock）避免：

   • 设计同步机制时要避免死锁，即两个或多个线程相互等待对方释放资源，但没有进展。

5. 饥饿（Starvation）避免：

   • 确保同步机制不会导致某些线程长时间无法访问资源，即避免饥饿现象。

6. 优先级反转（Priority Inversion）避免：

   • 在多优先级系统中，避免低优先级线程持有高优先级线程需要的锁，这可能导致优先级反转。

7. 最小化临界区：

   • 将需要同步的代码量减至最少，以减少同步的开销。

8. 锁的一致性：

   • 在整个程序中，对同一个资源的锁定和解锁使用相同的同步原语。

9. 避免嵌套锁：

   • 尽量避免嵌套使用锁，因为这增加了死锁的风险。

10. 锁的粒度：

    • 根据需要选择合适的锁粒度，粗粒度锁可以减少锁的开销，但可能降低并行性；细粒度锁可以提高并行性，但增加了锁的开销。

11. 条件变量的使用：

    • 当线程需要等待某个条件成立时，应使用条件变量，而不是忙等待。

12. 顺序一致性：

    • 在某些并发模型中，需要保证操作的顺序一致性，即所有线程看到的事件顺序是一致的。

13. 文档和注释：

    • 对于复杂的同步逻辑，应该在代码中使用清晰的文档和注释，以帮助其他程序员理解同步机制。

14. 测试：

    • 对同步机制进行充分的测试，包括压力测试和并发测试，以确保它在各种条件下都能正常工作。