硬件描述语言Verilog HDL 基础

硬件描述语言Verilog HDL 基础

1.逻辑综合 电路功能是根据前面推倒出来的逻辑表达式描述的,使用逻辑表达式编写Verilog代码,具有简明,易懂的优点。

7cced21b64424b4e9518b53893c652a0.jpg

2.(1)在Windows资源管理器中,新建一个子目录

(2)打开一个文本编辑器,输入设计块和激励块源代码,并将它们保存在新建的子目录中,文件名分别为mux2tol df.v 和test mux2tol df.v.

(3)打开ModelSim软件,创建一个新的工程设计项目,添加已经存在的源文件。

(4)在Project子窗口中,编译所有的源文件。如果编译成功,则代码文件的Status栏显示为绿色的“√”。如果编译出错,则会给出相关错误信息,修改代码,然后再重新编译,直到没有编译错误。

(5)将设计载入仿真器,开始仿真。编译成功之后,仿真器通过调用Verilog HDL的顶层模块将设计载入到仿真器中,弹出与仿真相关的子窗口,且设置仿真时间从0时刻开始

(6)将需要观察的信号添加到Wave子窗口中

(7)执行仿直命令,得到如图所示的输入、输出波形,同时,还得到以文本方式显示的仿真结果。可见,在0~20 ns期间,由于PS=0,所以输出PY与输入PDO相同;在20-40 ns期间,PS=1,故输出PY与输入PD1相同。表明该设计块描述的逻辑功能是正确的。

下图的仿真输出波

5682d5c112d5405ab029e560754e81a1.jpg

 

 

图以文本方式显示的仿直结果

441b890dcbbd4285aa0499d2b0489a8c.jpg

 (8)结束仿真,退出ModelSim仿真器。

附带视频链接:http://v.youku.com/v_show/id_XNTkxNjY3MTI2OA==.html?x&sharefrom=android&sharekey=822f9f8e3d4be7e9c014a33cfac04fe93

 

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值