基于51单片机数字频率计的设计与实现

qq_62760217

已于 2023-12-06 23:43:33 修改

阅读量2w

点赞数 56

文章标签： 51单片机 c语言

于 2023-04-06 23:22:24 首次发布

本文链接：https://blog.csdn.net/qq_62760217/article/details/129248961

版权

本文详细介绍了利用单片机AT89C51设计的数字频率计，包括系统原理、硬件电路设计（含信号预处理、显示电路等）和软件程序设计，以及测试与总结。设计中，通过计数器和定时器测量待测信号频率，利用分频电路扩展测量范围，并通过LCD显示测量结果。

摘要由CSDN通过智能技术生成

系统原理与总体设计

1.1系统组成

频率计由单片机AT89C51、信号预处理电路、测量数据显示电路和系统软件所组成．其中信号预处理电路包含待测信号放大、波形变换、波形整形和分频电路。系统软件包括测量初始化模块、显示模块、信号频率测量模块、量程自动转换模块、信号周期测量模块、信号定时器中断服务模块、二进制数到BcD码转换模块。

1.2系统原理

频率的定义是：单位时间(1s)内周期信号的变化次数。若在一定时间间隔T内测得周期信号的重复变化次数为N，则其频率为N，f=N/T。本频率计的设计以AT89C51单片机为核心，利用它内部的定时／计数器完成待测信号频率、周期的测量。单片机AT89C51内部具有2个16位定时／计数器，定时／计数器的工作可以由编程来实现定时、计数和产生计数溢出中断要求的功能．在构成为定时器时每个机器周期加1(使用12删z时钟时，每1US加1)，这样以机器周期为基准可以用来测量时间间隔。在构成计数器时．在相应的外部引脚发生从1到0的跳变时计数器加1，这样在计数闸门的控制下可以用来测量待测信号的频率。外部输入每个机器周期被采样一次，这样检测一次从1到0的跳变至少需要2个机器周期(24个振荡周期)，所以最大计数速率为时钟频率的1／24(使用12删z时钟时，最大计数速率为500肼z)。定时／计数器的工作由相应的运行控制位TR控制。当TR置1，定时／计数器开始计数；当TR清0，停止计数。

1.3测量原理

提出的利用单片机中的定时器和计数器来直接测频的方法原理很简单．将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时问为 T，计数器得到的计数值为 N，则被测频率为 f=N／T．当T为某确定值时(通常取 1s)，则有fl=N1，而f=N．测量频率的原理如图 1所示．从图 1.1可见，N的数值愈大，测量误差愈小，反之亦然．如果想要提高测量精度降低测量误差可通过增大T的方法来降低测量误差。

图1.1 频率测量原理

1.4频率测量与总体设计

被测信号先进入信号放大电路进行放大，再被送到波形整形电路整形，把被测的正弦波或者三角波整形为方波。利用单片机的计数器和定时器的功能对被测信号进行计数．编写相应的程序可以使单片机自动调节测量的量程，并把测出的频率数据送到显示电路显示．频率计的总体设计如图1.2所示。

图1.2 频率计总体设计流程图

硬件电路设计

2.1硬件电路框图

图2.1 硬件电路框图

2.2数字频率计原理图

频率计主要由单片机控制系统、主闸门、计数器以及LCD显示等几部组成，电路如图2.2所示，其中闸门采用电路由74HC08与门构成，电路中电阻R2和二极管D2、D3主要是起到对74HC08输入输出端的保护作用。防止过压或者接错导致器件损坏。

图2.2 数字频率计原理图

51单片机内部有两个16位的定时／计数器T1，因此采用T0进行对被测信号进行计数．由T1产生lS的闸门采样时间T，这样既可完成采样时间T又得到计数N，从而实现频率的

测量。但是5l单片机在12MHz晶振时To最高输入为0．5MHz，频率范围受到限制，因此在哟之前加入一级74HC393预分频电路，输入信号经过闸门进入74HC393进行256分频计数，大于256溢出的部分由单片机的仰负责计数，每次测量前单片机要将74HC393以及TH0、TL0清零。因此，设计数字频率计原理仿真图如图2.3所示。

图2.3 数字频率计仿真原理图

2.3硬件电路设计

单片机最小系统电路设计

单片机芯片电路：

图2.4 主芯片电路

对于89C52单片机未经100分频的待测信号接入单片机的定时/计数器0(P3.4),100分频后的待测信号接入单片机的定时/计数器1(P3.5)，单片机的P1.0、P1.1、P1.2分别接1602LCD液晶显示模块的片选控制、读写控制和使能控制，而P0.0-P0.7则控制1602芯片的数据引脚D0-D7。另外值得一提的是，此为52单片机，其定时器2具有16位自动重装载中断功能，即为“interrupt 5”中断方式。