- 博客(6)
- 收藏
- 关注
RSS订阅原创 图像边缘检测--SOBEL
SOBEL图像边缘检测器的设计1）在嵌入式图形系统处理领域，图像处理的速度问题一直是一个很难突破的设计瓶颈。2）基于速度、系统集成和产品升级等角度考虑，使用高速可编程逻辑器件CPLD/FPGA自行开发有关处理芯片成了一种全新的解决方案。
2024-07-08 15:44:45
517
原创 FIR滤波器的设计
若将系数变换成8位(加上符号位)精度模G(Z)=124/256+2147/256+57Z--/256-33Z-3/256，因此Y(n)=124 X(n)/256+214X(n-1)/256+57X(n-2)/256-33X(n-3)/256。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。
2024-04-14 21:03:17
250
原创 数字频率计的设计
为了能够在数码管上显示依旧需要加CTRLS（动态扫描）和DISPLAY(动态显示），而1S的周期哪来的呢，这是可以设定由内部产生或者外部产生，这里我设置为内部产生，通过一个分配器的操作来达到输出的周期时间为1S。TESTCL波形仿真。为了能够测量多次频率，那么就需要对前面一次频率进行一个保存，当前面频率保存的时候，计数器不工作，并且给一个清零信号将前一次测频的结果清除。要测出某个频率的大小那就是设定一秒钟周期，周期内测试的频率的脉冲上升沿多少。
2024-04-10 22:32:42
741
原创 数字秒表的设计
因此数字秒表可由一个分频器、四个十进制计数器(1/100 s、1/10 s、1 s、1 min)以及两个六进制计数器(10 s、10 min)组成，6个计数器中的每一计数器的4位输出，通过外设的BCD译码器输出显示。图1中，6个4位二进制计数器输出的最小显示值分别为：DOUT3.0]→1/100s、DOUT[7.4]→1/10s、DOUT[11.8]→1s、DOUT[15..12]→10 s、DOUT[19..16]→1 min、DOUT[23..20]→10 min等。
2024-04-09 23:44:28
573
原创 计数器电路的设计
SEG为数码管的显示驱动端，分别接a~g。用VHDL设计一个计数范围为0-9999的4位十进制计数器建路CNTg可简化设计并便于显示，该计数器分为两个层次，底层电路包括四个十进制计模块CNT10,再由这四个模块共按照图1所示的原理图构成顶层电路CNI999。为了简化设计并便于显示，该计数动态扫描显示电路分为两个层次，底层电路包括四个十进制计数器模块CNT10、动态显示控制信号产生模块CTRLS数据动态显示控制模块PISPLAY 等六个模块，再由这六个模块按照图2所示的原理图构成顶层电路DTCNT9999。
2024-04-08 23:18:26
1637
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人