![](https://img-blog.csdnimg.cn/direct/c8af875a427c459893a774491d701d87.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
fpga数电课程设计
实现平台:STEP小脚丫
L∅GIC
这个作者很懒,什么都没留下…
展开
-
FPGA 两位数码管实现任意进制计数器
程序效果:实现两位数码管以十进制显示数字,并且可以2-100进制进行加法计数,带清零rst和保持hold的功能。设备:小脚丫开发板,搭载AlteraMAX10 10M02SCM153C8G。开发环境:Quartus Prime 18.0。语言:verilog HDL。1.数码管segment7。2.分频器divider。原创 2024-06-14 00:00:00 · 262 阅读 · 0 评论 -
FPGA序列脉冲波形发生器
搭载Altera MAX10 10M02SCM153C8G。(1)实现了2bit目标脉冲波形的输出。(2)实现了清零的功能。(1)实现了目标序列脉冲的反相输出,以及暂停保持的功能。(2)采用两颗RGB LED展示状态信息。原创 2024-06-16 11:30:55 · 419 阅读 · 0 评论