数电
文章平均质量分 95
故故糕
这个作者很懒,什么都没留下…
展开
-
东北大学《逻辑与数字系统设计》 交通信号灯控制系统设计与Verilog实现
若仅一个方向有车时,处理方法是:该方向原来为红灯时,另一个方向立即由绿灯变为黄灯,3秒钟后再由黄灯变为红灯,同时本方向由红灯变为绿灯。只有当支道有车时,且主道计时的时间到,才转为主道红灯,支道绿灯),开始的时候maintime(主车道时间)还剩绿灯(AG)16s,所以当支道。只有当支道有车时,且主道计时的时间到,才转为主道红灯,支道绿灯),开始的时候maintime(主车道时间)还剩绿灯(AG)22s,所以当支道。通常保持主道绿灯、支道红灯。只有当支道有车时,且主道计时的时间到,才转为主道红灯,支道绿灯。原创 2024-06-06 12:12:57 · 1275 阅读 · 0 评论 -
东北大学《逻辑与数字系统》数字显示秒表Verilog设计与测试
数字显示秒表Verilog设计与测试原创 2024-06-05 15:54:01 · 808 阅读 · 0 评论 -
东北大学《逻辑与数字系统设计》实验二:带控制端的8位运算器设计
使用wire类型定义内部连线,包括b_xor(用于减法的b的补码),carry_in(进位输入,对于减法为1,加法为0),binary_result(加法或减法操作的二进制结果),internal_cout(内部进位输出),internal_bcd_result和extended_bcd_result(用于BCD转换的中间结果)。按钮1拨下边,表示加法器有效,按扭4拨上代表进位为1,而按钮23波上边代表两个二进制输入都是1,则输出sum=1,D1亮,有进位输出,则D2灯亮。原创 2024-06-04 11:32:45 · 900 阅读 · 0 评论