![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数电实验
西戎530
东b秃顶计算机学生
展开
-
东北大学2024春季数字逻辑实验四
若仅一个方向有车时,处理方法是:该方向原来为红灯时,另一个方向立即由绿灯变为黄灯,3秒钟后再由黄灯变为红灯,同时本方向由红灯变为绿灯。当两个方向同时有车时,红、绿灯应每隔30秒变换一次,应扣除绿灯转红灯过程中有3秒黄灯过渡,绿灯实际只亮27秒;这次实验真挺难的,而且周三刚考完离散周日就验收数电实验,时间满打满算就3天半,所以我自己也研究的不太清楚,也不太能讲,见谅。只有当支道有车时,且主道计时的时间到,才转为主道红灯,支道绿灯。当两个方向同时有车时,主道红、绿灯每隔30秒变换一次,支道每隔20秒变换一次。原创 2024-06-10 23:08:11 · 385 阅读 · 0 评论 -
东北大学2024春季数字逻辑实验LCD驱动使用说明
两种方式任选一即可。output wire video_hsync, //行同步(水平同步)信叿。output wire video_vsync, //场同步(垂直同步)信叿。output wire [2:0] video_red, //红色像素_3使。output wire [2:0] video_green, //绿色像素_3使。output wire [1:0] video_blue, //蓝色像素_2使。对应引脚直接参考我专栏里那篇写引脚的文章,不需要改动。原创 2024-06-10 23:17:55 · 337 阅读 · 0 评论 -
东北大学2024春季数字逻辑实验三
基本任务: 根据FPGA实验板功能,设计用数码管显示的秒表计数功能,具体要求如下:按开始键KEY1后,进行秒加计时(从0开始);按KEY2时,停止秒计时。依然是xc7a200tfbg676-2芯片,verilog语言fgpa开发,vivado运行仿真,龙芯平台上板测试。原创 2024-05-28 20:42:14 · 224 阅读 · 2 评论 -
东北大学2024春季数字逻辑实验相关问题
芯片xc7a200tfbg676-2,verilog语音fgpa开发,vivado运行仿真,龙芯平台上板测试。具体引脚根据上面文件根据自己的程序修改即可。原创 2024-05-28 20:52:03 · 171 阅读 · 0 评论 -
东北大学2024春季数字逻辑实验二
verilog语言fgpa开发 ,vivado运行仿真(modelsim安装的时候电脑蓝屏了后来就没继续装了)设计一个带低有效控制端的一位全加器,再利用级联方法构成带低有效控制端的。位并行进位加法器,再利用层次设计方法构成带低有效控制端的。设计加减运算器,通过控制端完成。设计带低有效控制端的。原创 2024-05-28 20:27:09 · 320 阅读 · 0 评论