某农业大学计算机组成与原理-实验二 运算器组成实验

【实验目的】

1.掌握运算器的组成原理和一般工作原理。

2.掌握 8 位可控加减法电路的实现逻辑。

3.能够在 Logisim 中实现 4 位快速加法器电路。

4.能够在 Logisim 中实现 16 位快速加法器电路。

5.能够在 Logisim 中实现无符号 5 位阵列乘法器的电路。

【实验内容】

1. 在 Logisim 中设计 8 位可控加减法电路。

按照加减法器的公式进行编写，将他们进行连线。

 2.在 4 位先行进位 CLA74182 电路已给定的情况下，设计实现 4 位快速加法器。

根据4 位快速加法器原理，画出4位快速加法器。

 

 3.在 4 位 CLA74182 电路已给定的情况下，设计实现 16 位快速加法器。

在进行此实验前，先对4位快速加法器进行封装，保证位宽的正确，方便之后我们能够进行快速连接。

 然后我们进行16位快速加法器的连接：

 

 4.在4位快速加法器完成已给定的情况下，设计实现 32位快速加法器。

由于自己将第二步中的4位快速加法器的封装改变了，所以将其重新进行改写。

 

 5.在 Logisim 中设计无符号 5 位阵列乘法器。

按照阵列乘法器的方式进行改写电路图：