逻辑综合是将HDL描述语言转换成不含布局布线信息且能够映射(map)到物理器件的门电路过程。 物理综合是通过改变网表的布局(placement)从而获得不错的综合结果。 设计在布局完成之前,其节点间的延时预估都是毫无意义的!!