F28335中断理解学习记录

最新推荐文章于 2024-06-20 01:32:10 发布
最新推荐文章于 2024-06-20 01:32:10 发布
阅读量983 收藏 3
点赞数 1
分类专栏： DSP28335
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/r1254698731/article/details/112260624
版权

一：F28335的中断概述

	我们都知道一个芯片的中断源有很多种，大的分类可以分为两类“片内中断源”和“片外中断源”，那么当中断源发生了中断，它是怎么把中断请
求信号告诉内核响应中断的呢？这个时候就需要中断线了。在28335中有16条这样的中断线，但是有两个不可屏蔽的中断（RESET和NMI）和
14个可屏蔽的中断，其中14个可屏蔽中断中又有INT13和INT14（Timer1和Timer2中断请求所走）中断线预留给了实时操作系统用，因此留给
我们经常使用的就只有12条中断线。
因为28335的中断源有58个，现在只有12条中断线所以，设计的时候每条中断线对应8个中断源，这就有96个中断源了，96-58=38个中断源预留。

在这里插入图片描述

二：28335的三级中断机制

简单一点理解的话也就是，中断源那么多，CPU的中断线就那两根，也对应不过来，管理也麻烦，那就引入一个中间管理者PIE，你把中断
源整理清楚了，再递交给我审批。在配置的时候要对应好中断源和PIE中断组以及组中对应的INTx.x。

在这里插入图片描述
在这里插入图片描述

三：CPU收到中断请求，准备去响应

CPU响应中断也就是放下手头的活，去干中断服务程序中的活。那么这个时候就需要中断向量表了，因为它的作用就是告诉CPU中断
服务程序入口地址在哪，也就是个引路的。
28335有7个外部中断，GPIO0~GPIO31只能配置成外部中断1和2，GPIO32~GPIO63只能配置为外部中断3,4,5,6和7.
热爱生活的阿原
关注
  • 1
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
TMS320F28335学习笔记------中断
pofenglangguayunfan的专栏
07-13 1万+
TMS320F28335学习笔记：  EALLOW，EDIS是成对使用的，有些寄存器是受到保护的，不能任意写，EALLOW相当于去掉保护，对写保护的寄存器进行操作后EDIS 是重新把这个寄存器保护起来的意思。 关于中断 TMS320F28335内部有16个中短线，其中包括2个不可屏蔽中断（RESET和NMI）与14个可屏蔽中断通过相应的中断使能寄存器可以使能或者禁止
TMS320F28335外部中断总结
08-19
在这里我们要十分清楚DSP的中断系统。C28XX一共有16个中断源，其中有2个不可屏蔽的中断RESET和NMI、定时器1和定时器2分别使用中断13和14。这样还有12个中断都直接连接到外设中断扩展模块PIE上。说的简单一点就是PIE通过12根线与28335核的12个中断线相连。而PIE的另外一侧有12*8根线分别连接到外设，如AD、SPI、EXINT等等。这样PIE共管理12*8=96个外部中断。
DSP F28335中断系统
u012616827的博客
12-15 8855
一、中断概念 1.中断介绍 1.1 中断概念 中断其实就是当 CPU 执行程序时，由于发生了某种随机的事件(外部或内部)，引起 CPU 暂时中断正在运行的程序，转去执行一段特殊的服务程序(中断服务子程序或中断处理程序)，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这一过程就称为中断，引发中断的称为中断源。 1.2 F28335中断概述 F28335内部有16个中断线，其中包括2个不可屏蔽中断（RESET和NMI）与14个可屏蔽中断。 （GPIO0...
DSP28335：中断系统
最新发布
weixin_64484421的博客
06-20 1136
F28335共支持7个外部中断XINT1-XINT7（前面12个是CPU的中断线，），其中XINT1-XINT2只能对GPIO0-GPIO31配置；XINT3-XINT7只对GPIO32-GPIO63配置。XINT13还有一个不可屏蔽的外部中断XNMI共用中断源。每一个外部中断可以被选择为正边沿或负边沿触发，也可以被使能或者禁止（包括XNMI）。可屏蔽中断单元包括一个16位增计数器，该计数器在检测到有效中断边沿时复位为0，同时用来准确记录中断发生的时间。
F28335中断系统
gtz736781333的博客
04-11 4009
一、中断介绍 1.1 中断概念 中断：是当CPU执行原来程序时，由于发生某种随机的事件(内部或外部),引起CPU暂时中断正在运行程序，转去执行一段特殊的服务程序(中断服务子程序或者中断处理程序)，当执行完特殊的服务程序，CPU则返回继续执行原来程序。 中断源：引发中断称为中断源。 1.2 F28335中断概述 F28335有诸多中断源，可分为： 片内外设中断源，比如PWM、CAP、QEP、定时器等及片外中断源。 F28335内部有16个中断线，其中： 两个不可屏蔽中断(RESET及NMI)与14个可屏蔽中
F28335中断系统详解及其应用
XMJYever的博客
08-06 6889
最近导师的项目中要应用到DSP F28335，由于之前一直对f28335的中断不是很理解，所以花了一点时间仔细看了一下《手把手教你学DSP:基于TMS28335》这本书讲解中断的环节，感觉有一定的收获，在此记录下来。 1 什么是中断 CPU进行正常程序处理时，有时会被要求接收更高级别的指令或实时性要求更高的任务，不得不中断当前的程序处理，而去响应后者，即进入中断服务程序，这就是中断。 当处理完这些任务之后，要继续刚才的处理，因此在执行中断服务程序的时候，必须保存执行现场以确保在完成更高级别任务或指令时能够再
TMS32F28377D外设中断学习记录篇
08-11
**正文** 在嵌入式系统领域，TMS32F28377D是一款由Texas Instruments（TI）公司...通过深入学习“TMS32F28377D外设中断学习记录篇”，开发者可以更好地利用这款处理器的强大功能，为复杂嵌入式系统设计提供有力支持。
tms320f28335芯片ecap模块的详细配置及例程
09-28
本文将深入探讨TMS320F28335芯片中ECAP模块的配置细节，并提供实际的例程，帮助开发者更好地理解和利用这一功能。 一、ECAP模块基础 1. 模块简介：ECAP（Enhanced Capture）是TMS320F28335中的一个高级捕获模块，...
TMS320F28335外设资料
04-19
6. **通用异步收发传输器（UART）**：UART是常见的串行通信接口，TMS320F28335支持多个UART端口，可以用于设备间的通信，例如调试、日志记录或者连接其他UART设备。 7. **通用输入/输出（GPIO）**：GPIO接口提供了...
28335PWM设置程序.zip_28335PWM_28335pwm配置_TMS320F28335_f28335 PC模块 pw
09-23
《TMS320F28335 PWM模块配置详解》 在嵌入式系统设计中，TMS320F28335是一款高性能的数字信号处理器，广泛应用于电机...通过学习和掌握这些配置知识，开发者能够更加自如地运用TMS320F28335处理复杂的实时控制任务。
F28335GPIO结构、寄存器、复用以及注意事项详细叙述
weixin_43807824的博客
08-08 5767
本文将以A组GPIO为例，对F28335的GPIO的结构、相关寄存器、引脚复用情况以及使用过程中的具体注意事项予以详细说明。
F28335_OSII run on exram
04-24
一个TMS320F28335芯片的程序，里面集成了OSII系统 并实现将程序代码放到外部RAM中运行。
基于TMS320F28335外部中断配置过程
09-08
本文档基于基于TMS320F28335实现外部中断配置过程。
F28335引脚图
05-04
这是一个DSP的F28335的引脚原理图。
tms320f28335中文数据手册介绍.pdf
05-13
TMS320F2833x TMS320F2823x DSC .................................................................................. 10 1.1 特性 ......................................................................................................................... 10 1.2 开始使用 .................................................................................................................... 11 2 .................................................................................................................................. 12 2.1 引脚分配 .................................................................................................................... 14 2.2 信号说明 .................................................................................................................... 23 3 ............................................................................................................................ 33 3.1 内存映射 .................................................................................................................... 34 3.2 简要说明 .................................................................................................................... 41 3.2.1 C28x CPU ....................................................................................................... 41 3.2.2 内存总线（哈弗总线架构） .................................................................................... 41 3.2.3 外设总线 ......................................................................................................... 41 3.2.4 实时 JTAG 和分析 .............................................................................................. 42 3.2.5 外部接口(XINTF) ................................................................................................ 42 3.2.6 闪存 ............................................................................................................... 42 3.2.7 M0，M1 SARAM ............................................................................................... 42 3.2.8 L0, L1, L2, L3, L4, L5, L6, L7SARAM ........................................................................ 43 3.2.9 引导 ROM ........................................................................................................ 43 3.2.9.1 引导加载器使用的外设引脚 ....................................................................... 44 3.2.10 安全性 ............................................................................................................ 44 3.2.11 外设中断扩展 (PIE) 块 ......................................................................................... 46 3.2.12 外部中断 (XINT1-XINT7，XNMI) ............................................................................. 46 3.2.13 振荡器和锁相环 (PLL) .......................................................................................... 46 3.2.14 安全装置 ......................................................................................................... 46 3.2.15 外设时钟 ......................................................................................................... 46 3.2.16 低功率模式 ....................................................................................................... 46 3.2.17 外设帧 0，1，2，3 (PFn) ...................................................................................... 47 3.2.18 通用输入/输出 (GPIO) 复用器 ................................................................................. 47 3.2.19 32 位 CPU 定时器 (0，1，2) .................................................................................. 47 3.2.20 控制外设 ......................................................................................................... 48 3.2.21 串行端口外设 .................................................................................................... 48 3.3 寄存器映射 ................................................................................................................. 49 3.4 器件仿真寄存器 ............................................................................................................ 51 3.5 中断 .......................................................................................................................... 52 3.5.1 外部中断 ......................................................................................................... 56 3.6 系统控制 .................................................................................................................... 57 3.6.1 OSC 和 PLL 块 .................................................................................................. 58 3.6.1.1 外部基准振荡器时钟选项 .......................................................................... 59 3.6.1.2 基于 PLL 的时钟模块 .............................................................................. 60 3.6.1.3 输入时钟损失 ....................................................................................... 61 3.6.2 安全装置块 ....................................................................................................... 62 3.7 低功率模式块 .....................................................................................
TMS320F28335的中断系统——CPU级中断
Notebook
04-10 7832
对于任何一种CPU来说，除了正常的执行指令外，中断（或异常）是唯一的异步事件。中断的出现是随机的，对中断的处理能力也是CPU的一个重要指标，特别是对于嵌入式处理器。TMS320F28335内置的是C28x系列的CPU。下面介绍C28x对中断的处理过程。 概述 对于C28x，中断可以由软件（INTR，OR IFR,或TRAP指令）或硬件（定时器等）触发。在CPU级所有的中断可以分为两类： 1.
28335学习笔记2——F28335 时钟及控制系统
qq_39529052的博客
05-12 7811
1.F28335系统时钟来源 F28335的时钟来源有两种： （1）采用外部振荡器作为时钟源（外部时钟）——即在XCLKIN引脚上、或复用X1引脚引入其他数字系统或外部振荡器的时钟信号； （2）采用F28335内部振荡器作为时钟源（内部时钟）——即在X1和X2引脚间连接一个晶体从而产生时钟源。 一般选择采用内部时钟，在X1和X2之间接入一个30MHz的晶振。内部信号时钟源和外部信号时钟源通过异或门后选择接入成为OSCCLK即振荡器时钟信号。OSCCLK受到寄存器PLLSTS(OSCOFF)位控制是否通断。
带你了解TI的DSP入门芯片TMS320F28335
ghjk014的专栏
10-24 6516
作为一个电子硬件工程师，怎么不能懂DSP，或者我们中有一些同学对DSP的理解还不是很多，今天就让我们给大家介绍一个DSP的入门芯片，来自TI的TMS320F28335。相信看过了这一系列的内容，大家会对DSP有初步的了解。 　　TMS320F28335简介： 　　TMS320F28335采用176引脚LQFP四边形封装，其功能结构参见参考文献。其主要性能如下： 　　高性能的静态CMOS技术，
dsPIC33F系列中断控制器详解：特性与结构
7. **相关应用笔记**：对于高级开发者，手册还可能链接到其他应用笔记，以补充中断控制的深入理解和应用实例。 8. **版本历史**：最后，这部分记录了手册随dsPIC33F系列芯片的发展而更新的变化，可以帮助跟踪新功能...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值