xilinx sdk2018.3批量注释代码

于 2023-08-28 15:48:04 发布
阅读量723 收藏
点赞数
分类专栏： zynq 7000 SOC 文章标签： 编辑器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/renlonggg/article/details/132540643
版权

1. 快捷键:ctrl+/，先选择要注释的代码块，取消注释则再ctrl+/一下就行。

2. 右键->选择source->Toggle comment

dragon_cdut
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【xilinx SDK教程】第1篇：超级实用的xilinx SDK使用、编程、安装教程
黑猫奥利奥的博客
07-04 9260
1 前言 1、声明 本文依据个人试验及工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 2、文章背景 作者学习xilinx SDK的时候，发现该软件使用起来挺难的，遇到各种各样的问题及bug，网上搜到的教程或者解决方法都是零零散散的，有时候遇到问题就要卡半天，特别浪费时间。 所以个人学习期间，就遇到的问题整理如下，不能说是很完全的教程，但是希望后来者少踩一些坑。 3、主要内容 本文大概6500字，主要内容有： 1、SDK中生成的.elf是
Xilinx的去隔行代码和注释
04-27
Xilinx的去隔行代码和注释 module deint_v2mult_4L ( rst, // resets input data register and control clk, // video component rate clock, 27Mhz for SDTV Fi, // Low to High signals start of Field One Vi, // High signals Vertical Blanking Hi, // High signals Horizontal Blanking Fo, // Field signal delayed by pipe length Vo, // Vertical signal delayed by pipe length Ho, // Horizontal signal delayed by pipe length cei, // input component rate is 1/2 the clock rate ceo, // output component rate is 1/2 the clock rate R_in, // video component in, I[8].F[2], twos complement G_in, // video component in, I[8].F[2], twos complement B_in, // video component in, I[8].F[2], twos complement R_out_real, // video component out, I[8].F[2], twos complement, clamped G_out_real, // video component out, I[8].F[2], twos complement, clamped B_out_real, // video component out, I[8].F[2], twos complement, clamped R_out_filt, // video component out, I[8].F[2], twos complement, clamped G_out_filt, // video component out, I[8].F[2], twos complement, clamped B_out_filt, // video component out, I[8].F[2], twos complement, clamped );
notepad++进行代码注释
未来水世界
04-19 8776
在用notepad++进行代码编辑的过程中 单行、多行注释            //方式          ：ctrl+k 区块注释                       / * */方式      ：ctrl+q 取消单行、多行、区块注释                 ：ctrl+shift+k
xilinx sdk对代码进行多行注释的快捷键ctrl+?
Never Give Up
03-04 4231
鼠标选中多行代码，ctrl+?即可进行注释
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真、Testbench
热门推荐
jzj1993的专栏
05-06 4万+
新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next 输入工程名称和路径。 选择RTL Project，勾选Do not specify......（这样可以跳过添加源文件的步骤，源文件可以后面再添加）。 根据自
FPGA嵌入式开发一些Xilinx SDK库函数的理解
bingqigongye206的博客
05-19 2453
axi quad spi； xspi_intr_example.c
vivado&SDK 使用快捷键
swang_shan的博客
12-26 8406
快捷键 替换：Ctrl + R 查找：Ctrl + F 撤销：Ctrl + Z redo：Ctrl + Shift + Z 复制光标所在行：Ctrl + D 删除光标所在行：Ctrl + X / Y（只剪贴不粘贴) 复制光标所在行：Ctrl + C ...
Xilinx sdk打开工程快捷方式实现
weixin_38453193的博客
09-11 1131
通过注册表添加鼠标右键菜单功能，实现Xilinx sdk打开工程的快捷方式。
xilinx sdk对文本内容进行查找(find/replace)的快捷键ctrl+f
Never Give Up
03-05 2083
ctrl+f，在edit下也可以直接找到该命令
xilinxSDK常规流程
Studying……
07-15 9157
1.    首先Vivado中：File à Export à ExportHardware 2.     File à Launch SDK 此时会打开SDK 3.     在SDK中：Create the standalone BSP using File à New à Board Support Package 创建BSP 4.     然后File à Import à Gen
xilinx sdk的使用说明
07-22
After completing this module, you will be able to: Put together a simple design by using Base System Builder (BSB) Realize other uses for BSB Name embedded system components that are common in most designs Describe how BSB generates a UCF file
Xilinx-Vivado-SDK-Web-2018.3-1207-2324-Win64.exe
04-04
vivado2018.3 windows端安装包
device-tree-xlnx-xilinx-v2018.3
最新发布
11-08
device-tree-xlnx-xilinx-v2018.3
linux-xlnx-xilinx-v2018.3.tar.gz
03-19
linux-xlnx-xilinx-v2018.3.tar.gz的源码，可用于petalinux2018.3，可以生成uimage,BOOT.BIN
Xilinx_SDK_2019.1_0524_1430_Lin64.bin
09-29
Xilinx SDK linux平台离线安装包，官网下载很慢。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
Vivado2018.3 lic大全.rar
07-18
xilinx fpga开发工具 vivado 2018.3 lic 包含jesd204b。亲测有效。好东西大家一起分享
spi MSB first or LSB first
dragon_cdut的博客
04-12 1万+
LSB：least significant bit 表示二进制数据的最低位 MSB : most significant bit 表示二进制数据的最高位 spi传输数据时有两种方式：MSB first 和LSB first 例如： ad9528 datasheet： SPI MSB-/LSB-First Transfers The AD9528 instruction w
ISE iMPACT bit生成mcs
dragon_cdut的博客
07-17 1万+
一，bit转换成mcs文件 1,打开开始菜单->选择所有应用程序->Xilinx  Design Toos->ISE Design Suite 14.7->ISE Design Tools->64 bits Tolls->iMPACT 2，选择Creat PROM File(PROM File For...) 3,选择SPI Flash->Config Single FPGA
频率-分频和倍频
dragon_cdut的博客
03-10 1万+
分频：当原来的信号经过n的周期，新的信号跳变一次，这样新信号周期就是原信号的N倍，频率则是1/N,新信号频率基于老频率则叫N分频 倍频：与分频相反，频率是增大，当新频率是老频率的N倍，则称为N倍频 好处：一个晶振一般只有一个固有频率，通过分频，倍频技术就可以扩展出很多频率，使用灵活，不必每个频率都要配一个对应的晶振。 后续待补充
xilinx2018.3
07-28
引用\[1\]:将Xilinx_SDK_2018.3_1207_2324_Lin64.bin复制到Ubuntu的文件环境中，然后在文件所在路径下执行（确保文件有足够权限）： ./Xilinx_SDK_2018.3_1207_2324_Lin64.bin 。\[1\]引用\[2\]:ubuntu16.04.4，由于已经安装了Petalinux 2018.2，所以一些依赖软件包应该不需要再安装了， $ cd /media/j2/xilinx/Xilinx_SDx_2018.3_1207_2324/ $ ./xsetup 。\[2\]引用\[3\]:本文主要介绍了关于Petalinux的安装的过程记录，在安装过程中参考相关文章和教程存在些许的问题，此文作为本人开发环境的安装记录。 安装环境 Ubuntu16.04.3虚拟机（内存可以分配大一点，推荐50G以上）petalinux 18.3（官网获取，或者网盘链接：链接：https://pan.baidu.com/s/1sLCRru2YJeAMLTd6sKFXeQ 提取码：gp0x）Xilinx_SDK_2018.3（官网获取，或者网盘链接：链接：https://pan.baidu.com/s/1sLCRru2YJeAMLTd6sKFXeQ 提取码：gp0x） 环境搭建 虚拟机安装 。\[3\] 问题: xilinx2018.3是什么? 回答: Xilinx 2018.3是指Xilinx公司发布的2018年第3个版本的软件开发套件。其中包括Xilinx_SDK_2018.3和Petalinux 18.3。\[1\]\[3\]在Ubuntu系统中安装Xilinx 2018.3，可以将Xilinx_SDK_2018.3_1207_2324_Lin64.bin复制到文件环境中，并在文件所在路径下执行该文件来进行安装。\[1\]如果已经安装了Petalinux 2018.2，一些依赖软件包可能不需要再安装，可以通过执行./xsetup命令来进行安装。\[2\] #### 引用[.reference_title] - *1* *3* [ZYNQ - 嵌入式Linux开发 -04- petalinux和Xilinx_SDK2018.3安装](https://blog.csdn.net/weixin_41445387/article/details/120582907)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [Xilinx SDx 2018.3安装](https://blog.csdn.net/Zhu_Zhu_2009/article/details/90064787)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值