3_PCB上的电磁干扰

3.1 PCB上的噪声

主要是在电源线和地线上

3.1.1 电源线上的噪声

电源线有不同程度的电感，因此当电流发生突变时，则产生感应电压。这就观察到在电源线上的噪声。由于存在电源线阻抗，所以会造成电压的短暂跌落。

3.1.2 地线上的噪声

地线总有不同程度的电感，也会感应出电压，这就形成了地线噪声。

减小电源线电感量方法：
采用储能电容，其作用是为芯片供给电路输出状态发生变化时所需的大电流，这样就减小了感应产生的噪声电压，避免了电流突变。布线要尽量靠近芯片。

3.2 PCB的电磁辐射

线路板辐射主要产生于PCB走线和“I/O”电缆。

差模辐射：电路工作电流在信号环路中流动会产生电磁辐射。而流动的电流是差模，因此产生的辐射称为差模辐射；
共模辐射：当传输信号的导体的电位与邻近导体的电位不同时，相互之间就会产生电流。即使没有任何导体连接，高频电流也会通过寄生电容流动。这种电流称为共模电流，其产生的辐射称为共模辐射。

电缆的辐射主要以共模辐射为主。

在电磁兼容标准中，通常使用电场强度来表征辐射的强度

差模辐射预测公式，用于预测电路的差模辐射是否会导致辐射超过电磁兼容标准。

(电流I、频率f或环路面积A)

共模辐射预测公式：

3.3 元器件的电磁辐射

元件的上升时间和下降时间越快，则边沿变化越尖锐，谐波的频率和辐射量就越高。这就要求在满足产品设计要求的情况下，选择低的边沿变化速度。

选择元件一般原则：低辐射；低地弹；传输线匹配I/O；低输入电容

元件引脚电容：引脚和引脚之间存在耦合电容Ccouple。当信号上升时间变得越短，则电容串扰问题就越严重
元件引脚电感：元件封装的所有引脚都会存在电感→地弹→振铃→射频辐射

逻辑元件：降低EMI并提高信号质量的一个可行办法尽可能选择最慢速度的，同时保持时序容限，尽量使用上升时间tr大于5ns的

3.4 案例——晶振信号辐射造成灵敏度下降

现象：在测试某GSM手机的无线灵敏度时，发现两个信道的灵敏度较差，只有-80dBm左右，但传导灵敏度正常。

问题定位：微波暗室→屏蔽效果良好→排除外界干扰；
统计灵敏度差的信道频率，发现是晶振频率的整数倍→时钟走线通过内层过孔耦合到表层大块金属→大块金属等同一个天线向外辐射能量

解决措施：调整时钟走线，不让其过孔出现在键盘下方

启示：时钟信号是强辐射信号，而且谐波分量丰富，走线要充分屏蔽。一方面，不要和其他敏感信号靠近，避免串扰；另一方面，避免形成空间辐射。
PCB内层走线的过孔要引起足够重视，避免形成二次辐射

原文见《高速电路PCB设计与EMC技术分析》