![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
基础研究
RhythmWANG
看体育、玩音乐,碰巧考上了大学,碰巧是个攻城狮……
展开
-
了解与MDIO/MDC接口相关的22号、45号条款
管理MII接口的MDIO接口是一个双线的串行接口,用来对PHY芯片等物理层信息进行操作管理。本文对MDC/MDIO接口相关标准中的两个条款22号和45号进行了翻译。翻译 2017-03-14 11:07:37 · 22571 阅读 · 2 评论 -
通俗理解同步通信与异步通信
网络上对同步传输与异步传输的文章一大把,各种图示解说也很多,但看完终归有点一头雾水,本文通俗的来说说这两种通信方式。原创 2017-03-29 16:35:21 · 29146 阅读 · 8 评论 -
Hart/Hart-IP协议 介绍、分析和应用
HART协议最初是由美国Rosemount公司开发,已应用了多年。为了满足体量增长快速的工业数据传输,通过以太网来访问数据,HART通信基金会的HART协议规范增添了这个新的功能。Hart-IP为访问一些智能设备和过程信息提供了新的选项。原创 2017-03-04 20:23:20 · 11684 阅读 · 0 评论 -
中国高校“产学研”模式探讨——迎接个性化产学研模式
产学研模式有其重要的功能性,它能够将科研、教育与生产进行协同与集成化,在我们的高校学科建设中也扮演着很重要的角色。但产学研的实践还有很多地方需要改进,需要我们去思考如何能让产学研在高校中以更加健康的方式推广下去,既让学校、团队收获利益,又让学生得到充分的教育培养。原创 2017-05-31 16:07:09 · 3800 阅读 · 0 评论 -
Verilog中reg和wire数据类型的确定
Verilog语言中最常用的数据类型不外乎是wire、reg和parameter了。经常有同学不能够确定自己添加的数据该用reg型,还是wire型,本文帮大家梳理清晰。“输入端口:从内部来讲,输入端口必须为wire型,从模块外部来看,输入端口可以连接到wire型或者是reg型的变量;”“输出端口:从内部来讲,输出端口可以是wire型,或reg型,从外部来看,输出端口必须接到wire型的变量。”原创 2017-09-12 11:25:57 · 1728 阅读 · 0 评论