内存屏障
由于一些编译器优化或者CPU设计的流水线乱序执行,导致最终内存的访问顺序可能和代码中的逻辑顺序不符,所以需要增加内存屏障指令来保证顺序性。
ARM平台上存在三种内存屏障指令:
- DMB{cond} {option}
这种指令只影响到了内存访问指令的顺序,保证在此指令前的内存访问完成后才执行后面的内存访问指令。 - DSB{cond} {option}
比DMB更加严格,保证在此指令前的内存访问指令/cache/TLB/分支预测指令都完成,然后才会执行后面的所有指令。 - ISB{cond} {option}
最为严格的一种,冲洗流水线和预取buffer,然后才会从cache或者内存中预取ISB后面的指令。
option的选择:
SY:完整的指令操作
ST:只等待store操作完成,就继续执行
ISH:该操作只针对inner shareable domain生效
ISHST:ISH+ST
NSH:该操作只针对outer to unification生效
NSHST:NSH+ST
OSH:该操作只针对outer shareable domain生效
OSHST:OSH+ST
内核实现
#define dsb(option) __asm__ __volatile__ ("dsb " #option : : : "memory")
#define dmb(option) __asm__ __volatile__ ("dmb " #option : : : "memory")
#define mb() do { dsb(); outer_sync(); } while (0)
#define rmb() dsb()
#define wmb() do { dsb(st); outer_sync(); } while (0)
#define smp_mb() dmb(ish)
#define smp_rmb() smp_mb()
#define smp_wmb() dmb(ishst)
由上面的宏定义可知,对于指令限制的严格程度:
mb()>rmb()>wmb()>smb_mb()=smb_rmb()>smb_wmb()
smp相关的内存屏障都加入了ish选项,也就是限制指令只针对inner shareable domain。