二.为CPU0体系结构创建LLVM后端(1)

本文简要介绍了32位的CPU0架构,包括其寄存器、指令集和执行阶段。CPU0有五阶段的指令执行管道。此外,概述了LLVM编译器的三相设计,重点强调LLVM中间表示(IR)在编译器优化中的作用,它是一种低层的类似RISC的虚拟指令集。
摘要由CSDN通过智能技术生成

一.CPU0简短介绍

1.Cpu0是一个32位架构。它有16个通用寄存器(R0,…、协处理器寄存器(如Mips)和其他特殊寄存器。其结构如图1所示。

 

                                                                   图一:Cpu0处理器的架构框图

2.CPU0架构寄存器介绍:

  

3.CPU0指令集如下图:

  CPU0有两个ISA,第一个ISA- i是CPU032I,它采用ARM的CMP指令;第二个ISA-II是CPU032II,它从Mips那里租用了SLT指令。CPU032II包括所有CPU032I指令集,并添加SLT、BEQ、…,说明。添加CPU032II的主要目的是为了说明指令集的设计。正如您将在后

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值