本文探讨了现代处理器系统中Cache的重要性，分析了由于主存储器访问延时与带宽的矛盾，导致Cache需求增加。Cache的层次结构和局部性原理（时间局部性和空间局部性）被详细阐述，同时指出了准确计算存储器访问时间的挑战。文章还提到，面试中许多研究生忽视了处理器体系结构基础知识的学习，过于关注编程技巧和操作系统实现细节，这可能限制了他们的长远发展潜力。
在现代处理器系统中，CacheMemory处于Memory Hierarchy的最顶端，其下是主存储器和外部存储器。在一个现代处理器系统中，Cache通常由多个层次组成，L1，L2和L3 Cache。CPU进行数据访问将通过各级Cache后到达主存储器。如果CPU所访问的数据在Cache中命中，将不会访问主存储器，以缩短访问延时。
工艺的提高，使得主存储器的访问延时在持续缩短，访问带宽也在进一步的提高，但是依然无法与CPU的主频，内部总线的访问延时和带宽匹配。主存储器是一个不争气的孩子，不是如人们期望那般越来越快，是越变越胖。
主存储器膨胀的形体对CacheMemory提出了更高的要求，也进一步降低了主存储器所提供的带宽与访问延时之间的比率。近些年，单端信号所提供的数据传送带宽受到了各种制约，使得差分信号闪亮登场。差分信号的使用却进一步扩大了访问延时，对于这种现象，理论派亦无能为力，只是简单规定了一个公式
最低0.47元/天 解锁文章
6581
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
