![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
AXI
文章平均质量分 57
AXI
蓝藻F
这个作者很懒,什么都没留下…
展开
-
FPGA学习笔记——AXI-LITE主机代码实现
AXI-lite协议相对比较简单,可以用一个write_run和read_run来指示当前状态,然后控制握手信号和fifo的读写使能等就可以基本实现读写数据,在这里不再赘述。值得注意的是,AXI总线协议读写是可以同时进行的,但是从机中的存储器不能同时读写,所以主机可以把读写仲裁一下,比如让写地址fifo空了才可以读,可以让时序更加清晰。因为用户端接口数据是连续输入的,就只会拉高valid指示信号,然后数据就会一直输入进来,但是axi-lite一次只能读写一个数据,所以需要把用户端的数据存到FIFO里暂存。原创 2023-11-23 17:14:56 · 569 阅读 · 0 评论 -
FPGA学习笔记——AXI总线协议解析
AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA3.0协议中的一部分。AXI总线目前已经发展到AXI5,在FPGA平台上常用的是AXI4。AXI4(AXI4-Full):满足高性能内存映射需求。支持256长度突发(burst)传输。AXI4-Lite:对于简单的、低吞吐量的内存映射通信。突发长度只能为1,数据位宽只支持32位或者64位。AXI4-Stream:用于高速流数据。不需要地址,允许无限的数据突发大小。原创 2023-11-23 15:35:45 · 651 阅读 · 1 评论