![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字IC
文章平均质量分 92
shanaiduo1
这个作者很懒,什么都没留下…
展开
-
HDLbits Exams/review2015 fancytimer
尝试只用4个状态的状态机去实现,稍微复杂了一些。把start_pattern每个bit,delay的每个bit,每个1000cycle计数换成状态机去实现,可能会更简洁一些。原创 2023-07-16 20:00:39 · 101 阅读 · 1 评论 -
过程语句和子程序 连接设计与测试平台 Systemverilog 笔记 3
过程语句和子程序任务与函数之间的区别任务可以消耗时间,而函数不能。即函数里不能带有#100,@(posedge clk),wait(ready)之类的阻塞语句。Verilog中函数不能调用任务,而SystemVerilog中可以,但只能由fork…join_none语句(不影响函数执行,不消耗时间)生成的线程中调用。所以,一般来说,不消耗时间的任务最好都定义成void函数,以方便被任何函数或任务调用。可以使用void’(function)来忽略函数的返回值。子程序参数子程序的参数默认的类型和方向是原创 2020-05-18 21:52:28 · 197 阅读 · 0 评论 -
Data Types Systemverilog 笔记 2
数据类型概述:Integer有四状态和双状态整数型。四状态双状态logic;reg;wire;integer;timeshortint;int;longint;byte;bitString可保存长度可变的字符串,单个字符是byte类型。常用字符串方法eventevent evt;/*声明evt事件*/-> evt;/*触发evt*/@(evt)/*捕获evt触发*/Typedef用户自定义类型Enumerationsenum {原创 2020-05-18 21:49:05 · 190 阅读 · 0 评论 -
Literal Values Systemverilog 笔记 1
学习了几种Literal。Integer literals包含四种值,0,1,x,zReal literalsTime literalsTime通常为整数型,输出Time时,会将当前的时间以所设置的时间周期为基准,输出周期数String literals可用\换行输入更长的字符串Array literalsbyte a [0:1][0:2] = '{'{0,1,2},'{3{8'h9}}};/*声明数组a,大小为2,元素为长度3的一维数组*/Structure原创 2020-05-18 21:47:56 · 528 阅读 · 0 评论