可以使用 dontTouch 和 -X mverilog
参考资料在这里：https://stackoverflow.com/questions/55401525/how-to-keep-all-variable-name-in-chisel-when-generate-verilog-code
Chisel如何关闭优化，保留变量名到生成的verilog文件中？
最新推荐文章于 2024-09-12 20:10:40 发布
扫一扫
7625
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
