(done) 如何使用 yosys 观看电路图？

在 yosys 成功安装并且能够使用之后，用如下命令生成电路图：

1.使用 yosys 读取 Verilog 文件

yosys -p "read_verilog sample.v"

2.接下来，定义生成的输出格式。例如，可以使用 “show” 命令将电路原理图输出为 PNG 文件

yosys -p "read_verilog sample.v; show -format png -prefix sample"

3.对于更复杂的电路，可以使用 Synth 命令进行逻辑综合，生成更为详细的原理图：

yosys -p "read_verilog sample.v; synth; show -format svg -prefix sample"