![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
DFT
文章平均质量分 86
Ernest_Z_M
数字IC后端
展开
-
wrapper chain
所以就需要把芯片分为多个部分来测试,利用herical来分割芯片,分别对分割出来的部分做DFT,这样就把一整颗芯片分割成了多个小的部分,对于intenal test而言,我们可以分别对分割出来的不同部分进行测试,同时也可以将分割出来的不同部分进行自由组合来同时测试,这样不仅加大了测试的自由度,也解决了整个芯片一起测试比较困难的问题,对于external test 而言,我们只需要在顶层生成external test pattern 即可。下面举个简单的例子介绍wrapper chain的工作场景。原创 2024-08-27 16:31:14 · 390 阅读 · 0 评论 -
tessent MBIST insertion
tessent 的 mbist insert 非常简洁,我们通过tessent的lab 可以简单了解mbist insert的流程,但是实际项目中还需要做很多细节性的处理,下面就是一个简单的tessent lab case mbist insert flow。由于CSDN的代码模块没有tcl 选项,所以就随便选了一个perl 脚本语言用作代码展示,仅供参考。原创 2024-07-19 16:02:10 · 593 阅读 · 0 评论 -
Scan test point
设计中包含许多难以控制和观察的点,通过在这些位置添加一些特殊测试电路,可以达到不影响原有电路的功能,使该点变得可观测或者可控制,提高电路的可测试性,这种特殊的测试电路被叫做test point。原创 2024-07-16 17:31:58 · 982 阅读 · 0 评论 -
Mbist Test Basic
Tessent mbist 测试原理和架构原创 2024-07-17 10:27:11 · 837 阅读 · 0 评论 -
scan 杂记
ICG TE pin如何控制原创 2024-07-17 10:49:22 · 190 阅读 · 0 评论 -
如何debug dft 的timing violation
在实际项目中,项目后期大部分的时间都在用来fix timing violation,那么,基于确定需要fix的timing 存在violation的情况下,我们如何去找到产生问题的原因呢,下面介绍一种实际项目中和后端同事fix timing时,我们dft owner需要注意和使用的一个小技巧。拿innovus举例,一般情况下,后端没做一次迭代,都会有一个db文件夹,我们需要和后端起一个相同版本的innovus工具,将design load 进去。原创 2024-07-26 10:48:40 · 236 阅读 · 0 评论 -
How to insert two EDT
在实际项目中,我们可能根据design的形状以及绕线资源,需要在设计中插入多个EDT来实现减少绕线,那么基于ssn 架构,我们怎么实现多个EDT的插入呢。原创 2024-08-15 18:13:51 · 260 阅读 · 0 评论 -
SCAN 中对ICG TE pin的处理
1:目前的ICG 都有两个pin来控制ICG的通断,一路是func enable pin 一路是test enable pin。从名字上就能知道,对于dft 来说我们需要处理的就是TE pin. 那么在实际项目中如何处理才能达到一个好的效果呢.原创 2024-08-02 18:14:02 · 933 阅读 · 0 评论