- 博客(7)
- 收藏
- 关注
RSS订阅原创 那么，什么是EDA？什么是VLSI CAD？
如果没有EDA工具，今天这种规模和复杂度的半导体设计和制造成本将会极其高昂，导致项目的经济性变得不可行。此外，制造工艺的变化也可能引发物理特性的变化，进而影响芯片的性能、功耗和可靠性。因此，EDA不仅是现代半导体产业不可或缺的工具，它还大幅降低了设计和制造的成本，使得复杂的半导体器件能够以经济的方式生产和应用。（布局布线）阶段，为门级网表中的实例分配坐标，确定各个端口之间的连接路径，从而完成物理设计的布局和走线。：对设计的时序（Timing）和功耗（Power）进行验证，并通过仿真确保设计的性能符合要求。
2024-10-03 09:46:45
1104
原创 Useful Skew: 如何利用有益偏移? ——详解偏移(Skew)与延迟(Latency)术语
时钟延迟是指时钟信号从时钟源到特定触发器（Flipflop）的时钟引脚所需的传输时间。这包括通过时钟树中的所有路径和组件时所产生的总延迟。理解时钟延迟对于优化整个系统的时序是非常重要的，因为它直接影响到触发器接收到时钟信号的时刻，进而影响整个芯片的运行时序和稳定性。源延迟定义为时钟信号从时钟源到时钟定义点的传输时间。这个概念也常被称为源插入延迟（source insertion delay）。在时钟设计中，“定义点”指的是用命令声明的主时钟（Master clock）和用。
2024-09-01 15:15:19
758
原创 PLL（相位锁定环）是什么？
相位锁定环（PLL）如果直译为中文，就是“相位固定环”。相位指的是信号的波形、频率、周期等特性。为了将信号的相位固定在特定状态，通过反馈环路持续监控信号的相位，并进行控制，确保相位稳定。
2024-08-29 20:03:21
1209
原创 什么是Library Characterization（库特性化）？
并且，每个单元都会针对多个工艺角进行提取，如“Worst Process Corner（最差工艺角）”、“Worst Voltage Corner（最差电压角）”、“Worst Temperature Corner（最差温度角）”等。如果EDA工具要快速运行，文件必须轻便，但文件变轻后，数据量会减少，因此需要扩展内插/外插的范围。虽然Synopsys的EDA工具大多数也兼容liberty格式，但由于liberty文件太大，处理速度非常慢，因此通常使用.db格式。这样在需要时，可以直接引用已经计算好的数值。
2024-08-28 15:34:33
772
原创 [公告] 半导体博客——VLSI China Chase的介绍☺️
我的主要研究领域是“如何更有效地设计VLSI半导体”（方法论=性能+功耗+面积+开发成本的优化）。VLSI Korea中的VLSI代表的是超大规模集成电路(Very Large Scale Integrated Circuit)。下图显示的就是所谓的VLSI芯片（相比其他芯片，体积更大，集成了更多的运算和存储功能，是主要的系统芯片）。幸运的是，从本科阶段开始，我就有机会与顶尖的半导体团队合作，亲身参与了设计、验证、DFT、物理设计等ASIC流程，并在公司中从MPW到量产的全过程中积累了经验。
2024-08-22 19:23:57
468
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人