Useful Skew: 如何利用有益偏移? ——详解偏移(Skew)与延迟(Latency)术语

如何利用有益偏移？——详解偏移(Skew)与延迟(Latency)术语

在VLSI（超大规模集成）设计中，时序是决定系统性能和可靠性的核心因素。在物理设计中，关于时钟树（Clock Tree）和偏移（Skew）这两个重要的概念，我们来进行一些术语的整理。

什么是时钟延迟（Clock Latency）？

时钟延迟是指时钟信号从时钟源到特定触发器（Flipflop）的时钟引脚所需的传输时间。这包括通过时钟树中的所有路径和组件时所产生的总延迟。理解时钟延迟对于优化整个系统的时序是非常重要的，因为它直接影响到触发器接收到时钟信号的时刻，进而影响整个芯片的运行时序和稳定性。

什么是源延迟（Source Latency）？

源延迟定义为时钟信号从时钟源到时钟定义点的传输时间。这个概念也常被称为源插入延迟（source insertion delay）。

在时钟设计中，“定义点”指的是用 create_clock 命令声明的主时钟（Master clock）和用 create_generated_clock 命令声明的从时钟（Slave clock）。了解源延迟对于构建和优化时钟网络至关重要，因为它影响时钟信号的准确分布和整个芯片的时序性能。

什么是网络延迟（Network Latency）？

网络延迟定义为时钟信号从时钟定义点到顺序单元（Sequential cell）的接收引脚（Sink pin）所需的传输时间。这个时间包括了时钟信号在整个分布网络中的传播延迟，涉及到的可以是多个时钟区域和不同层级的互连。

理解网络延迟对于确保数据在适当的时钟周期内被稳定捕获非常关键，这是优化芯片性能和确保设计满足所有时序要求的基础。

什么是偏移(Skew)？

偏移定义为两个接收引脚（Sink pin）之间的时钟延迟差异。这表示时钟信号在达到不同的顺序单元时存在时间上的不一致性，这种差异可能由于路径长度、负载差异或布线方式的不同而产生。

理解偏移对于进行时钟树合成（CTS）和确保整个系统的同步操作至关重要。适当的偏移管理可以帮助改善芯片的时序性能，减少时钟域之间的冲突。

从零偏移到有益偏移：时钟设计的演变

在早期的VLSI设计中，采用了被称为零偏移（Zero Skew）的方法，目标是使所有触发器（Flip flop）的延迟保持一致。这种设计理念是为了确保整个芯片上的时钟信号同时到达每一个触发器，从而简化时序分析和增强系统的稳定性。

然而，随着技术的发展和设计需求的复杂化，设计师们开始采用一种被称为有益偏移（Useful Skew）的策略。通过这种方法，设计师有意地利用偏移来优化时序，提高芯片性能。有益偏移允许在不同的触发器之间创建有意的延迟差异，从而在满足时序要求的同时，优化功率消耗和提高数据吞吐量。

这种从零偏移到有益偏移的转变标志着芯片设计方法的一大步革新，反映了设计策略在适应更高性能和更复杂系统需求方面的演进。

时序相关的两个关键规则：建立时间规则与保持时间规则

在VLSI设计的时序分析中，主要需要关注两个基本规则：建立时间规则和保持时间规则。这些规则是确保芯片在不同工作条件下能够可靠运行的关键。

建立时间规则（Setup time Rule）

建立时间规则要求：时钟周期 + 延迟2 - 延迟1 - 数据路径长度 > 0。这个规则确保数据在下一个时钟边沿到达之前，已经稳定并被触发器捕获。

保持时间规则（Hold time Rule）

保持时间规则要求：数据路径长度 + 延迟1 - 延迟2 > 0。这个规则确保数据在时钟边沿到达后，有足够的时间在触发器中稳定，防止数据在非预期的时钟周期内被更改。

这两个规则是设计中必须仔细考量的，它们直接影响到芯片的性能和可靠性

时钟树合成的优化策略与偏移类型解析

在进行时钟树合成（CTS）时，我们的目标是实现最佳的功耗、性能和面积（PPA）。为此，我们需要根据以下条件来调整时钟周期和数据路径，以确保达到最优时序：

时钟周期 - 数据路径长度 > 延迟1 - 延迟2 > -数据路径长度

正偏移（Positive Skew）与负偏移（Negative Skew）是什么？

正偏移发生在捕获触发器（Capture Flipflop）的延迟比发射触发器（Launch Flipflop）的延迟长时。这种情况有利于满足建立时间要求。在上述条件中，这相当于延迟2 - 延迟1。

负偏移则是在发射触发器的延迟比捕获触发器的延迟长时出现，这有助于满足保持时间的要求。在数学表达中，这表示为延迟1 - 延迟2。

本地偏移（Local Skew）与全局偏移（Global Skew）是什么？

本地偏移是在逻辑上相关的时序路径（Logically related timing path）中，数据路径所连接的两个点之间的延迟差。例如，本地偏移可以表示为延迟2 - 延迟1。

全局偏移是在当前电路中最长延迟与最短延迟之间的差异。例如，全球偏移可以用延迟3 - 延迟1来表示。