- 博客(9)
- 收藏
- 关注
RSS订阅原创 FPGA杂记3——同步复位和异步复位
同步复位同步与异步的不同可以体现在代码上，主要是敏感信号不同，导致在执行的时候会有不同结果，下面是同步复位的代码模型： always@(posedge clk) begin //同步只有时钟上升沿到来时才执行 if(!rst_n) ... else ... end异步复位 always@(posedge clk or negedge rst_n) begin //异步会有复位信号的上升/下降沿 if(!rst_n) ... else ... end异步复位的问题及时序解决
2020-11-07 10:20:41
281
原创 glbl.v全局信号文件
// $Header: /devl/xcs/repo/env/Databases/CAEInterfaces/verunilibs/data/glbl.v,v 1.14 2010/10/28 20:44:00 fphillip Exp $`ifndef GLBL`define GLBL`timescale 1 ps / 1 psmodule glbl (); parameter ROC_WIDTH = 100000; parameter TOC_WIDTH = 0;//--
2020-11-06 15:17:14
1447
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人