QuartusII常用操作整理

最新推荐文章于 2023-07-19 19:58:52 发布
最新推荐文章于 2023-07-19 19:58:52 发布
阅读量1.4k 收藏 3
点赞数 2
分类专栏： Verilog 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sllksllk/article/details/125793661
版权

文章目录

查看RTL视图

在综合完成后可以在Quartus中查看综合成的RTL视图
在这里插入图片描述
在这里插入图片描述

更改Quartes默认编辑器

个人感觉Quartus自带的编辑器太僵硬，所以把默认编辑器改成了VScode，具体操作如下
Tools->Options
在这里插入图片描述
在Preferred Text Editor中按下图设置，索引到编辑器的安装路径，在结尾加上-n%l %f
在这里插入图片描述
设置完成，可以在Quartus中通过VScode编辑代码了
在这里插入图片描述

添加仿真配置

在使用Quartus+Modelsim联合仿真时，需要在Quartus中配置仿真文件(TestBench),方法如下：

  1. 将TB文件添加到Quartus工程中
  2. 在Setting中设置仿真：
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  3. 启动仿真
    在这里插入图片描述
    如果显示仿真启动失败的可以参考这个：
    Quartus与ModelSim联合仿真启动ModelSim失败(已解决)
Liweiei
关注
  • 2
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
quartusII的RTL仿真实现
weixin_46838545的博客
12-24 4228
quartusII是一款集成式的EDA软件，主要用于FPGA的开发，包括了代码编辑器、仿真器等，其还可以与modelsim实现联合仿真。
FPGA学习---Quartus II新建工程
HXYDJ的博客
06-08 4386
用流水灯来演示一下如何新建 FPGA工程。 首先新建存放项目的文件夹led 在led文件夹中新建3个文件夹par、rtl、sim。 par文件夹用于存放工程文件，rtl存放源代码，sim存放仿真文件。然后打开Quartus II 软件。 打开Quartus II后，界面上有两个选项，一个新建项目向导，一个打开工程。 由于还没有工程文件，所以这里要选择新建工程向导。 下来直接点下一步。 这里设置工程路径，工程名。 点第一个选项后面的显示3个点的按钮，然后文件路径选择
QuartusII生成RTL视图步骤
Moon_3181961725的博客
10-03 1万+
为了更直观的展示操作步骤，特意录了一段小视频，希望能帮助到有需要的小伙伴，视频链接：链接：https://pan.baidu.com/s/1O637EjaXzuq4jPxDyQm46g 提取码：51e6 复制这段内容后打开百度网盘手机App，操作更方便哦 ...
Quartus II 13.0波形仿真
热门推荐
无人赴约
03-14 8万+
之前一直找不到关于Quartus II 13.0的波形仿真，然后百度的都是说quartus ii 9.0之后的版本就没有这个功能了，只能再下一个modelsim之类的仿真软件进行波形仿真。但是后来偶然看到了chaichai-icon大佬的Quartus II 13.0sp1 (64-bit)使用教程，发现不需要另下其他的软件也能够完成仿真。 于是我又查阅了一些网络上的资料，基本说法是Quartus...
ZYNQ及HLS开发中遇到的问题记录
qq_40268672的博客
08-25 1285
一.数组字节对齐问题 可通过__attribute__((aligned(#)))进行数组首地址的#字节对齐，这在某些情况下是非常有用且必要的。比如，当PL端位宽为128bit时，那么PS端被读取的数组的首地址必须是16字节对齐的，否则会发生读取的错位，从而造成错误。 二.malloc指针的字节对齐问题 同一，只是对齐使用的方法不同，这里使用的是memalign函数 三.HLS m_axi接口的burst length问题 在对接口进行pragma设置时，需要加上max_read(wri.
QuartusII_quartusII_
09-30
4. "quartusii_handbook.pdf"：这很可能是Quartus II的官方用户手册，包含了全面的使用指南、操作步骤以及常见问题解答。 5. "QuartusIIñññσ-⌐·¿╧Ñ╬ñΓ-.pdf"：这个文件名看起来像是乱码，可能是由于...
Quartus ii 13.1 III/IV器件库.zip
01-30
Quartus II是一款由Altera公司（现已被Intel收购）开发的硬件描述语言综合器、适配器、仿真器和编程软件，用于FPGA（Field-Programmable Gate Array）设计。这款强大的工具广泛应用于数字电子系统的设计和实现，允许...
QuartusII中文教程
06-13
本手册针对的读者是QuartusII软件的初学者，它概述了可编程逻辑设计中QuartusII软件的功能。不过，本手册并不是详尽参考手册。相反，本手册只是一本指导书，它解释软件的功能以及显示这些功能如何帮助你进行FPGA和...
CPU设计_基于QuartusII的CPU设计_
09-29
在电子工程领域，CPU（中央处理器）是计算机系统的核心组件，负责执行指令并控制硬件操作。本主题将深入探讨如何使用Altera公司的Quartus II软件进行CPU的设计。Quartus II是一款强大的FPGA（现场可编程门阵列）开发...
FIR滤波器 FPGA，QuartusII工程
07-22
标题中的"FIR滤波器 FPGA，QuartusII工程"涉及到的是数字信号处理领域的一个具体应用，即在Field-Programmable Gate Array（FPGA）上实现Finite Impulse Response（FIR）滤波器的设计。FPGA是一种可编程逻辑器件，...
附录2软件画出RTL图1
08-03
附录2软件画出RTL图1
从右往左的布局（ RTL layout ）
Elyar_的专栏
10-19 4823
从右到左布局（RTL Layout） 从Android 4.2开始，Android SDK支持一种从右到左（RTL，Right-to-Left）UI布局的方式，尽管这种布局方式经常被使用在诸如阿拉伯语、希伯来语等环境中，中国用户很少使用。不过在某些特殊用途中还是很方便的。 所谓RTL，就是指按平常习惯在左的视图都会在右侧，在右侧的视图都会在左侧。例如，在线性布局中第1个子视图默认都是在左上角的
Quartus II 导出原理图
最新发布
qq_64799200的博客
07-19 2030
在 Quartus 中，双击 REL Viewer 打开原理图，点击File>Export，即可弹出 PDF 保存目录。
在Quartus II 13.1里RTL视图问题
无知人生,记录点滴
04-15 9317
在Quartus II 13.1里RTL视图问题
QUARTUS 2 基本操作使用（quartus13.0）
ed25137667的博客
04-29 7878
绑定引脚：fpga大部分引脚都是GPIO，因此给他编辑代码后（赋予他功能），就需要绑定引脚，确定每个引脚功能。然后进行引脚绑定，选择Assignments-Pin Planner（也可以点击上面说的地方）综合： 是quartus检查verilog等的设计文件，把他综合成我们需要的功能块。下面介绍一下我的使用习惯，（有些操作不一定只可以点击一个地方实现，按自己习惯来）接下来就是布局布线了，点击上面提到的按钮就可以，（有红色错误要改呦）太好了，讲了这么多终于迎来激动人心的时刻，下板验证，点击下载按钮。
Qt工作笔记-Linux上字体问题，导致所有文字重叠在一起
IT1995的博客
05-13 5053
目录 基本概念 错误演示以及解决办法 基本概念 这个问题在Linux上出现好几次了，今天提取出来，方便以后查阅。 错误演示以及解决办法 如下界面： 两个ComboBox的字体是这样的： 和 程序运行如下： 其中关键代码如下： #include "mainwindow.h" #include "ui_mainwindow.h" Mai...
RocketChip RISC-V生成RTL到仿真全流程
heyuming20062007的博客
01-12 3283
RocketChip RISC-V生成RTL到仿真全流程：一、Scala配置项修改和RTL代码生成；二、工具链和编译库生成；三、VCS硬件仿真环境搭建（1.程序编译；2.硬件仿真；3.查看波形）；四、功能测试和回归测试。
Xilinx System Generator for DSP 纪事 - RTL 设计的生成
weixin_45825101的博客
07-24 1057
注：本文转自赛灵思中文社区论坛，源文链接在此。本文原作者为XILINX工程师。 以下为个人译文，仅供参考，如有疏漏之处，还请不吝赐教。 本篇博文是面向希望学习 Xilinx System Generator for DSP 入门知识的新手的系列博文第一讲。 其中提供了有关执行下列操作的分步操作方法指南： 使用 Xilinx System Generator 块集合对用户算法进行建模 对设计进行仿真并以可视化方式直观展示输入/输出以验证设计 为设计生成测试激励文件、测试矢量和 RTL (VHD.
三、7【Verilog HDL】RTL建模——数据流建模
ARM_qiao的博客
04-25 2545
在数字设计领域，RTL（Register Transfer Leveel，寄存器传输级）通常是指数据流级建模和行为级建模（下节会讲）的结合。 .
QuartusII全加器设计与仿真教程
"设计全加器的顶层文件在QuartusII集成开发环境中进行，包括半加器和全加器的设计与仿真。QuartusII是Altera公司的EDA软件，用于FPGA(CPLD)的设计、开发和调试。设计流程包括创建工程、输入源文件、编译与仿真，并...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Liweiei

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值