在Quartus II 13.1里RTL视图问题

最新推荐文章于 2022-02-27 21:17:42 发布

IT小男孩

最新推荐文章于 2022-02-27 21:17:42 发布

阅读量9.1k

点赞数 1

分类专栏： FPGA

本文链接：https://blog.csdn.net/GOGOmusic/article/details/70184769

版权

FPGA 专栏收录该内容

27 篇文章 20 订阅

订阅专栏

我在Quartus II 13.1写了一个加法器，程序如下

`timescale 1ns/1ns
module Counter_Design
(
    //global clock
    input               clk,    //50MHz 
    input               rst_n,

    //user interface
    output  reg [3:0]   cnt
);

//----------------------------
//Counter for 4 bit data
always@(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        cnt <= 0;
    else
        cnt <= cnt + 1'b1;
end

endmodule

所生成的RTL视图如下：
这里写图片描述

在加法器中cnt的值应每次加一，而在RTL视图中出现了B[3:0]为4’h8的情况，本以为这里应为4’h1。后来经过细致观察发现，点开RTl视图左边的B[3:0]属性发现 B[0]位为高，其他位为低，因此推断B在这里应为一个选择信号，并不是cnt要加的数，B[3..0]的4’h8只是选择cnt的第0位加1。
这里写图片描述