PCB学习之印制板的基本设计准则

PCB设计可能并不是一件很难得事情，但是要实现理想的性能就需要将PCB设计的各种设计原则发挥到极致了，根据各种有关PCB设计的资料，归纳出有关PCB设计的各种注意点，还会在接下来的学习中不断更新和完善。
要考虑的设计原则主要有：
抗干扰设计原则，热设计原则，抗震设计原则，可测试型设计原则
1）电源线的设计
a.选择合适的电源
b.尽量加宽电源线（电流线越快，电流流量越大）
c.保证电源线，底线走向和与数据传输方向一致（这样可以有助于增强印制板的抗噪声性能）
d.使用抗干扰元器件，如磁珠，电源滤波器
e.电源入口添加去耦电容（容值一般为10-100uF）

2）地线的设计
a.模拟地和数字地分开
b.尽量采用单点接地（低频电路）
c.尽量加宽地线（一般为能通过三倍于印制板上的允许电流，地线的通常宽度在2-3mm以上，可以把铜箔和地线连在一起）
d.将敏感电路连接到稳定的接地参考源
e.PCB分区时，把高带宽的噪声电路与低频电路分开（尽量使干扰电流不通过公共的接地回路）
f.尽量减少接地环路的面积来降低电路的感应噪声

3）元器件配置
a.不要有过长的平行信号线
b.保证pcb的时钟发生器、晶振和CPU的时钟输入尽量靠近，同时远离其他低频器件
c.元器件应围绕核心器件进行配置，尽量减少引线长度
d.对PCB板进行分区布局
e.考虑PCB板在机箱中的位置和方向（保证发热量大的元器件处于上方）
f.缩短高频元件之间的引线（减少相应的电磁干扰）

4）去耦电容的配置
a.一般在电源和地之间叫一个去耦电容，作用为作为集成电路的储能电容，并旁路掉引线的高频噪声
b.每十个集成电路要加一片冲放电电容（大小10uF左右）
c.引线式电容用于低频，贴片式电容用于高频
d.每个集成芯片要布置一个0.1uF的电容（如果集成电路的面积不够，可以对每4-8个集成芯片配置一个1-10uF的钽电容）
e.对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容
f.电容之间不要公用过孔（可以考虑打多个过孔，接电源和地，电源的过孔要尽量靠近焊板）
g.去耦电容引线不能太长（尤其是高频旁路电容，不能带引线）

5）降低噪声和电磁干扰的原则
a.尽量采用45度折线而不是90度折线（减少信号的发射）
b.用串联电阻的方法来降低电路信号边沿的跳变速度（信号边沿的跳变如果比较剧烈）
c.石英晶振的外壳要接地（晶振附近不要走线）
d.闲置不用的门电路输出端不要悬空（闲置不用的运放正输入端要接地，负输入端接输出端）
e.时钟线垂直于IO线时干扰小（相比于平行于IO线，另外时钟元件的引脚要尽量远离印制板电路IO电缆）
f.尽量让时钟线周围的电动势趋于零（采用地线来将时钟线圈起来，同时保证时钟的线尽量的短，时钟线一般已经是电路板的最高信号了）
g.IO驱动电路尽量靠近PCB的边缘（同时总线，片选信号，时钟要尽量远离片选信号和接插件）
h.任何信号不要形成回路（不可避免则尽量减小环路的面积）
i.对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略
j.通常功率线，交流线尽量布置在和信号线不同的板子上（避免干扰信号线的信号）

6）其他设计原则
a.CMOS的未使用引脚要通过电阻接地或电源（针对芯片来说，不能让引脚悬空）
b.用RC电路来吸收继电器等元件的放电电流
c.总线（地址，数据，控制总线）上加10K左右的上拉电阻有助于抗干扰
d.采用全译码有更好的抗干扰性能
e.元器件不使用的引脚通过10K电阻接电源
f.总线尽量短，尽量保持一样的长度
g.两层之间的布线尽量垂直（防止相互间的干扰）
h.发热元器件（如大功率电阻）尽量避开敏感元件
（如电解电容，传感器等）
i.长线加低通滤波器（电容、RC或LC低通滤波器）

参考：1）郭天祥Altium Designer 视频教程