- 博客(21)
- 资源 (1)
- 收藏
- 关注
原创 how to use earlycon with arch arm64
Linux 在支持arm64架构的时候,把以前arm架构里经常使用的调试工具early_printk 废弃了。那么,如果bootloader boot系统了,什么打印都没有的时候,该如何调试呢。一个有效的方法,就是去实现arm64的earlycon。网上有很多讲earlycon支持的帖子里说明了如何在串口的driver里去支持earlycon,这里就不多说了。如果你手里的代码,串口...
2019-11-18 18:30:07 482
原创 MISC USB points
Interrupt TransfersAny one who has had experience of interrupt requests on microcontrollers will know that interrupts are device generated. However under USB if a device requires the attention of ...
2019-09-11 15:19:49 572
原创 RSA sign and verify
RSA的签名和验证是由标准文件PKCS #1 v2.1: RSA Cryptography Standard 定义的传统认为一段明文用RSA私钥加密后得到签名,签名用响应的公钥来验证。这其中漏掉了一个最重要的环节,signature padding scheme.下面的图片描述了真实的应用中用到的RSA sign and verify.PKCS 2.1在原来的1.5版本基础...
2019-09-04 14:27:31 1820
原创 win10连接WPA-2企业AP失败的解决方法
详细描述,查看Microsoft supporthttps://support.microsoft.com/en-us/kb/3121002这里只记录workaround:Recommended fixWork with your IT administrator to update the Radius server to the appropriate
2016-12-01 15:06:50 4181
原创 基于pinctrl 和 devcice tree的SOC GPIO 使用
在嵌入式系统开发中,我们不可避免的要跟SOC 的GPIO模块打交道。在单片机的开发中,我们一般使用的是下面的模式void XXX_init(){//gpio fuction mux select//peripheral regsiter configure//other related software resourece init}其实在早期的
2016-06-01 11:02:45 3124
转载 环形队列实现原理
环形队列实现原理分类: Linux系统开发 2011-07-09 09:28 3419人阅读 评论(0)收藏 举报数据结构struct测试算法编程网络环形队列是在实际编程极为有用的数据结构,它有如下特点。 它是一个首尾相连的FIFO的数据结构,采用数组的线性空间,数据组织简单。能很快知道队列是否满为空。能以很快速度的来存取数据。
2015-09-10 15:12:31 940
原创 Linux VLAN框架及其在Intel网卡I350的实现
一、 科普:什么是VLAN常提到的VLAN是依据IEEE802.1Q标准定义的,其最核心的概念是所谓的TAG。我们经常提到的TAG,本质上是VLAN字段的VID字段。下面贴出VLAN的字段含义:
2015-07-22 08:36:50 3214
原创 TCP/IP协议及IPSEC的初始化流程
首先来个整体的Big pictureipsec的内核部分实现涉及到下面的若干文件net/ipv4目录下的ah4.c esp4.c 以及xfrm4_XX.cnet/xfrm 目录下的文件未完待续
2015-01-05 14:51:13 981
原创 Fedora8 安装lighttpd+PHP
充分利用fedora的与门工具,快速安装1. 安装lighttpdyum install lighttpd等待yum安装完毕后,启用lighttpd服务,web服务器就OK了service lighttpd start如果提示service命令没找到使用/sbin/service2. 安装phpyum install php php-common安装fas
2014-03-31 14:17:43 616
原创 P2020RDB-sata移植之U-BOOT篇
硬件确认OK后,U-BOOT应该可以看到预期的PCIE1控制器枚举到需要的设备PCIe1: Root Complex of mini PCIe SLOT, x1, regs @ 0xffe0a000 01:00.0 - 1095:3132 - Mass storage controllerPCIe1: Bus 00 - 01PCIe2: Root Complex of PCIe
2014-03-21 10:13:07 4470
原创 P2020RFB-SD控制器调试
P2020的SD控制器为eSDHC模块,之前用过单片机读写sd卡。现在板子上的SD卡无法读写,fdisk都会有很多的IO ERROR出现,以前的设计中据说SD卡可以用,但是不稳定。不稳定的现象也是出现IO错误。因为新做的板子上是必现的,所以选择新板调试。这些错误是由内核输出的,在检查了原理图和PCB的贴片后,开始分析内核对sd控制器的驱动,之前单片机多采用spi来读写,并且没有严格的分层协议处理。
2014-03-20 09:19:16 1492
原创 P2020RDB-sata移植之硬件篇
硬件PCB板重新设计,SATA控制器SIL 3132在原来的设计里,通过一个pci-e switch下挂在PCIE2。现在的设计去除了PCI-E switch,将sata控制器字直接连接到PCIE1。PCB板贴片完成后,开始硬件调试。首先是烧录U-BOOT,发现下面的启动信息:U-Boot 2013.01 (Nov 19 2013 - 14:12:53)CPU0: P20
2014-03-20 08:58:39 2872 1
原创 U-BOOT打印信息里的编译日期和时间的自动生成
U-BOOT的打印信息,可以清楚的显示该镜像的编译日期和时间,例如:U-Boot 2013.01 (Nov 19 2013 - 14:12:53)CPU0: P2020E, Version: 2.1, (0x80ea0021)Core: E500, Version: 5.1, (0x80211051)首先,查看u-boot的makefiedepend dep: $(T
2014-03-14 11:28:25 5280
原创 u-boot的usb模块初始化
u-boot的USB模块在需要的时候才会进行初始化。也就是调用usb start命令时才会进行初始化。以2013.01版本为例,说明下初始化的过程首先是usb命令的定义U_BOOT_CMD( usb, 5, 1, do_usb, "USB sub-system", "start - start (scan) USB controller\n" "usb reset - rese
2014-03-13 22:10:57 3701
原创 P2020 clock 设置
SYSCLK是CPU CORE的时钟源,通过PLL倍频,可以得到CCB时钟频率,CCB通过倍频可以分别得到core0 和core1的时钟频率。U-BOOT的串口输出时显示的频率,是由上面提到的两个PLL倍数计数得到的。这是一个只读寄存器,由硬件来配置各个倍频倍数。Plat_Ratio 设定由SYSCLK倍频到CCB时钟的倍数e500_1_Ratio设置由CCB时钟倍频到
2014-03-13 21:48:54 2201 2
原创 P2020RDB board u-boot镜像与flash分析
1. 由于E500 V2的入口地址在0xFFFFFFFC位置,而E500V2上电后有一个默认的LAW 4K映射到FFFFF000~FFFFFFFF,所以上电后的最初执行代码位于FLASH的顶部,下面摘录这顶部4K如下:U-boot.bin7FFFF0:FF FF FF FF FF FF FF FF FF FF FF 4B FF F0 04反汇编后得到effffffc :.s
2013-07-01 17:53:34 2912 2
原创 P2020地址分类及关联
P2020 是一款基于e500 core V2内核的处理器,在CPU的使用中涉及众多的地址,其中比较主要的是访问SDRAM,FLASH以及PIC-E,下面的框图介绍这些众多的地址之间关联。在e500内部完成了实地址(real address)的转换,36-bit的实地址经过LAW寄存器,分配给外围控制器:DDR,ELBC,PCIE 等,这些控制器连接SDRAM,FLASH和PCI-E设备。
2013-06-28 23:10:31 2303
原创 pci-e转sata控制器siI3124驱动分析笔记(基于linux)
首先提纲挈领的总结下基于pci的驱动原理,摘自Understanding Linux Network Internals原文配合三张图来讲解,这里就不附图了,相关范例的说明也加以删除When device driver is loaded, it registers with the PCI layer by callingpci_register_driver andprovidi
2013-06-27 17:18:40 4744
原创 控制台乱码问题调试笔记
平台:P2020RDB问题描述:从u-boot到内核启动执行init进程之前,串口控制台输出正常,之后串口控制台输出出现乱码,最后启动到用户登录界面时控制台输出恢复正常。解决过程:1.首先对比内核启动信息,发现出现乱码的位置是位于串口硬件初始化之后 Serial: 8250/16550 driver, 2 ports, IRQ sharing enabledserial8250
2013-06-24 21:32:52 2511 2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人