![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
PowerpC P2020
小虫_Pal
在钻研技术的道路上,创造价值,换取养家糊口的能力
展开
-
P2020 clock 设置
SYSCLK是CPU CORE的时钟源,通过PLL倍频,可以得到CCB时钟频率,CCB通过倍频可以分别得到core0 和core1的时钟频率。U-BOOT的串口输出时显示的频率,是由上面提到的两个PLL倍数计数得到的。这是一个只读寄存器,由硬件来配置各个倍频倍数。Plat_Ratio 设定由SYSCLK倍频到CCB时钟的倍数e500_1_Ratio设置由CCB时钟倍频到原创 2014-03-13 21:48:54 · 2183 阅读 · 2 评论 -
P2020地址分类及关联
P2020 是一款基于e500 core V2内核的处理器,在CPU的使用中涉及众多的地址,其中比较主要的是访问SDRAM,FLASH以及PIC-E,下面的框图介绍这些众多的地址之间关联。在e500内部完成了实地址(real address)的转换,36-bit的实地址经过LAW寄存器,分配给外围控制器:DDR,ELBC,PCIE 等,这些控制器连接SDRAM,FLASH和PCI-E设备。原创 2013-06-28 23:10:31 · 2294 阅读 · 0 评论 -
pci-e转sata控制器siI3124驱动分析笔记(基于linux)
首先提纲挈领的总结下基于pci的驱动原理,摘自Understanding Linux Network Internals原文配合三张图来讲解,这里就不附图了,相关范例的说明也加以删除When device driver is loaded, it registers with the PCI layer by callingpci_register_driver andprovidi原创 2013-06-27 17:18:40 · 4703 阅读 · 0 评论 -
控制台乱码问题调试笔记
平台:P2020RDB问题描述:从u-boot到内核启动执行init进程之前,串口控制台输出正常,之后串口控制台输出出现乱码,最后启动到用户登录界面时控制台输出恢复正常。解决过程:1.首先对比内核启动信息,发现出现乱码的位置是位于串口硬件初始化之后 Serial: 8250/16550 driver, 2 ports, IRQ sharing enabledserial8250原创 2013-06-24 21:32:52 · 2479 阅读 · 2 评论 -
u-boot的usb模块初始化
u-boot的USB模块在需要的时候才会进行初始化。也就是调用usb start命令时才会进行初始化。以2013.01版本为例,说明下初始化的过程首先是usb命令的定义U_BOOT_CMD( usb, 5, 1, do_usb, "USB sub-system", "start - start (scan) USB controller\n" "usb reset - rese原创 2014-03-13 22:10:57 · 3667 阅读 · 0 评论 -
P2020RDB board u-boot镜像与flash分析
1. 由于E500 V2的入口地址在0xFFFFFFFC位置,而E500V2上电后有一个默认的LAW 4K映射到FFFFF000~FFFFFFFF,所以上电后的最初执行代码位于FLASH的顶部,下面摘录这顶部4K如下:U-boot.bin7FFFF0:FF FF FF FF FF FF FF FF FF FF FF 4B FF F0 04反汇编后得到effffffc :.s原创 2013-07-01 17:53:34 · 2870 阅读 · 2 评论 -
P2020RDB-sata移植之硬件篇
硬件PCB板重新设计,SATA控制器SIL 3132在原来的设计里,通过一个pci-e switch下挂在PCIE2。现在的设计去除了PCI-E switch,将sata控制器字直接连接到PCIE1。PCB板贴片完成后,开始硬件调试。首先是烧录U-BOOT,发现下面的启动信息:U-Boot 2013.01 (Nov 19 2013 - 14:12:53)CPU0: P20原创 2014-03-20 08:58:39 · 2864 阅读 · 1 评论 -
P2020RFB-SD控制器调试
P2020的SD控制器为eSDHC模块,之前用过单片机读写sd卡。现在板子上的SD卡无法读写,fdisk都会有很多的IO ERROR出现,以前的设计中据说SD卡可以用,但是不稳定。不稳定的现象也是出现IO错误。因为新做的板子上是必现的,所以选择新板调试。这些错误是由内核输出的,在检查了原理图和PCB的贴片后,开始分析内核对sd控制器的驱动,之前单片机多采用spi来读写,并且没有严格的分层协议处理。原创 2014-03-20 09:19:16 · 1484 阅读 · 0 评论 -
P2020RDB-sata移植之U-BOOT篇
硬件确认OK后,U-BOOT应该可以看到预期的PCIE1控制器枚举到需要的设备PCIe1: Root Complex of mini PCIe SLOT, x1, regs @ 0xffe0a000 01:00.0 - 1095:3132 - Mass storage controllerPCIe1: Bus 00 - 01PCIe2: Root Complex of PCIe原创 2014-03-21 10:13:07 · 4440 阅读 · 0 评论