SDRAM和NAND Flash的几个注意点

这几天在研究ST2410开发板上的存储器控制部分，现结合自己在实验中碰到的问题和查找的相关资料，谈谈几个注意点。

1）S3C2410与SDRAM的连接问题

主要是地址线的连接（地址对齐）。查看开发板的原理图，如下图所示：

1、首先CPU向SDRAM发送一个读地址，A0-A14对应的地址信号是001000000000000b，此时SDRAM上的A0-A12上的地址信号是0010000000000b，然后SDRAM返回该地址对应的存储单元的数据（32位数据），最后存储器控制器将该数据的低8位数据返回给CPU；

2、CPU向SDRAM发送下一个读地址，A0-A14对应的地址信号是001000000000001b，此时SDRAM上的A0-A12上的地址信号是0010000000000b，然后SDRAM返回该地址对应的存储单元的数据，最后存储器控制器将该数据的次低8位数据返回给CPU；

3、CPU向SDRAM发送下一个读地址，A0-A14对应的地址信号是001000000000010b，此时SDRAM上的A0-A12上的地址信号是0010000000000b，然后SDRAM返回该地址对应的存储单元的数据，最后存储器控制器将该数据的次高8位数据返回给CPU；

4、CPU向SDRAM发送下一个读地址，A0-A14对应的地址信号是001000000000011b，此时SDRAM上的A0-A12上的地址信号是0010000000000b，然后SDRAM返回该地址对应的存储单元的数据，最后存储器控制器将该数据的高8位数据返回给CPU；

 

这样，就完成了一个32位数据的完整读取过程，从中可以发现，CPU的A0和A1地址线被自动屏蔽，并不参与译码，也就是说CPU发送的地址信号必须是4的倍数，这样读写的数据才是变化的。

 

总结：一般地，外设与CPU的连接方式取决于外设的数据位数：

如果外设的数据位数是8位，则CPU的A0连接外设的A0；

如果外设的数据位数是16位，则CPU的A1连接外设的A0；

如果外设的数据位数是32位，则CPU的A2连接外设的A0；

 

2）NAND Flash启动方式

ST2410开发板支持从NAND Flash启动系统。

我们知道，应用程序通常需要被装载到内存中才可以运行，而NAND Flash并没有连接到系统总线上，只是通过几个IO口与S3C2410连接，那么系统是怎样从NAND Flash上启动的呢？首先看一下2410启动后的存储器映射图：

 

图的右边是从NAND Flash启动后的映射图，可以看到在最下面有4KB大小的SRAM被映射到bank0处，其实现原理是这样的：S3C2410内部提供一个叫做“Stepping stone”的SRAM缓冲器，系统启动时NAND Flash的前4KB代码（通常是bootloader的stage 1）被自动复制到Stepping stone中，又因为程序的运行是从0地址开始的，所以stepping stone被映射到bank0处，然后CPU开始执行这段代码，当引导代码执行完之后就自动跳转到SDRAM中执行，开始启动操作系统。

 

3）NOR Flash

由于NOR Flash通过系统总线与S3C2410相连，所以应用程序可以直接在Flash里面运行，无需再装载到内存中，所以bootloader一般放在NOR Flash中。