【INTEL（ALTERA）】 quartus错误“英特尔 FPGA IP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ

项目场景

从版本 23.4 开始，英特尔® Quartus® Prime 专业版软件将强制执行相应的检查。设计中包含收发器的项目需要约束器件的 OSC_CLK_1 引脚 所需的 QSF 分配。

如未包含此必需的 .qsf 约束，将导致在 英特尔® Quartus® Prime 专业版软件编译的拟合阶段创建以下形式的错误。

错误“英特尔 FPGA IP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ、OSC_CLK_1_100MHZ 或 OSC_CLK_1_125MHZ。QSF 文件中缺少此赋值。

---

解决方法

若要避免此错误，必须将以下格式的赋值添加到项目的 *.qsf 文件中：
set_global_assignment名称DEVICE_INITIALIZATION_CLOCK <OSC_CLK_1_25MHZ、OSC_CLK_1_100MHZ或OSC_CLK_1_125MHZ>

为此分配选择的频率必须与您为设备的OSC_CLK_1引脚提供的频率相匹配。

例如，如果您在设备的 OSC_CLK_1 引脚上提供了一个 125MHz 时钟，则分配如下所示：
set_global_assignment名称DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_125MHZ