![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
仿真
文章平均质量分 62
stm32stu
这个作者很懒,什么都没留下…
展开
-
[仿真] 后仿
后仿转载 2022-07-17 23:38:35 · 3973 阅读 · 0 评论 -
【sv】assert-1
assert,过程记录vcs仿真单个文件,进行波形dumpvcs -full64 -sverilog 3.sv -R -debug_pp -LDFLAGS “-Wl,–rpath,/$NOVAS_HOME/share/PLI/VCS/LINUX64” -P $NOVAS_HOME/share/PLI/VCS/LINUX64/novas.tab $NOVAS_HOME/share/PLI/VCS/LINUX64/pli.a -lca -kdb -top test测试代码如下`times.....原创 2022-01-25 02:10:07 · 1309 阅读 · 0 评论 -
【仿真】波形dump(vcd,shm,fsdb,saif,...)
IC研发过程中,可能会涉及到多种工具,过程中也可能需要不同格式的波形文件。从网上搜索情况来看,介绍saif的较少,所以这里着重介绍一下saif的dump。下面粘贴了两个相关背景知识的帖子,如其中介绍,saif主要用在功耗分析中。gPTPX功耗分析实战, VCD, SAIF, FSDB的区别_RTL2GDS的博客-CSDN博客PTPX功耗分析实战, VCD, SAIF, FSDB的区别PTPX功耗分析VCD,SAIF,FSDB的区别注:文章转载自微信公众号 RTL2GDS (微信号:rtl2gds).原创 2021-09-14 00:21:39 · 9002 阅读 · 0 评论 -
【仿真】后仿,仿真过程状态记录
在后仿过程中,由于仿真过程非常漫长,所以一般会评审出关键路径进行仿真覆盖。另外问题定位也很麻烦,所以希望在环境中拉取一些网表中的信号(比较明确的信号,在网表迭代中不会发生大的变化)辅助定位。1. 比如可能需要过程中复位,或者过程中掉电的场景进行覆盖。那么case中会在不确定的时间点进行复位或掉电,然后设计中一般是异步复位同步释放。复位的瞬间有可能导致violation的产生,所以确定希望各个模块或者子系统的复位和解复位的时间点,辅助进行排除。那么环境中可以进行以下处理。`define postsi原创 2021-10-31 15:53:21 · 1333 阅读 · 0 评论 -
【仿真】仿真过程状态记录
在仿真过程中,尤其是较大规模的芯片的后仿过程中,内存占用很大,仿真过程非常缓慢。运用save/store进行仿真状态的保存有更大意义。但还是想记录一下仿真过程和进度。我使用的方法是,在验证环境中,调用Linux命令打印时间。大致代码如下:task xxx_base_test::run_phase(uvm_phase phase); $system($sformatf("hostname > %s", logfile)); //打印主机名到logfile中 $system($s原创 2021-08-06 23:43:20 · 629 阅读 · 0 评论